专利检索 ap:("富士电机株式会社") AND inv:"梨子田典弘" 第 1 页

1.

发明授权
半导体装置有权

公开(公告)号：CN104170075B

公开(公告)日：2018-06-26

申请号：CN201380012379.1

申请日：2013-02-12

申请人： 富士电机株式会社

发明人： 中村瑶子 , 梨子田典弘

IPC分类号： H01L23/12 , H01L23/28 , H01L23/29 , H01L23/31 , H01L23/36 , H01L25/07 , H01L25/18

CPC分类号： H05K1/0296 , H01L21/56 , H01L21/563 , H01L23/12 , H01L23/28 , H01L23/3121 , H01L23/3735 , H01L23/4334 , H01L23/49811 , H01L23/49833 , H01L24/01 , H01L25/072 , H01L31/048 , H01L33/52 , H01L33/56 , H01L2924/15747 , H01L2924/15787 , H01L2924/351 , H05K1/115 , H05K1/185 , H05K2201/09609 , H05K2201/09727 , H05K2201/098 , H01L2924/00

摘要： 本发明提供一种能够保持封装树脂的密合性，提高模块可靠性等的树脂封装型半导体装置。所述半导体装置具备：带导电图案的绝缘基板(1)；固定在带导电图案的绝缘基板(1)的导电图案(2a、2b)上的导电块(3a、3b)；固定在导电块上的半导体芯片(6)；固定在半导体芯片上的具备导电柱(8)的印刷基板(9)和封装这些部件的树脂(11)。将固定导电块的位置周围的导电图案的单位面积中的平均导电膜体积从导电块向外减小。

2.

发明公开
电子组件以及制造电子组件的方法无效复审申请

公开(公告)号：CN103415918A

公开(公告)日：2013-11-27

申请号：CN201280012452.0

申请日：2012-03-08

申请人： 富士电机株式会社

发明人： 斋藤隆 , 梨子田典弘 , 西泽龙男 , 木下庆人

IPC分类号： H01L21/60 , C23C18/18 , C23C18/36 , C23C18/42 , C23C28/02 , H01L21/603

CPC分类号： H01L24/29 , C23C18/165 , C23C18/1651 , C23C18/1653 , C23C18/36 , C23C18/54 , C23C28/02 , C23C28/022 , C23C28/023 , C25D5/12 , H01L24/05 , H01L24/27 , H01L24/32 , H01L24/33 , H01L24/37 , H01L24/40 , H01L24/84 , H01L2224/29 , H01L2224/29339 , H01L2224/32225 , H01L2224/371 , H01L2224/40091 , H01L2224/40225 , H01L2224/73263 , H01L2224/83203 , H01L2224/83801 , H01L2224/8384 , H01L2224/84203 , H01L2224/84801 , H01L2224/8484 , H01L2924/01013 , H01L2924/01029 , H01L2924/01042 , H01L2924/01047 , H01L2924/01074 , H01L2924/01079 , H01L2924/351 , H01L2924/00 , H01L2924/20105 , H01L2924/20106 , H01L2924/20107 , H01L2924/20108 , H01L2924/20109 , H01L2924/2011

摘要： 在设置于半导体晶片上的导电部（1）的表面上执行电镀工艺前执行电镀预先处理。然后，通过NiP合金电镀工艺，在导电部（1）的表面上形成第一金属膜（2）。随后，通过替换Ag电镀工艺在第一金属膜（2）室的表面上形成第二金属膜（3）。然后半导体晶片被划块且切割为半导体芯片（20）。此后，向已经形成在半导体芯片（20）的前表面上的第二金属膜（3）的表面上施加包含Ag颗粒的导电组合物。通过加热来烧结该导电组合物来形成包含Ag颗粒的结合层（4），且然后经由包含Ag颗粒的结合层（4）来将金属板（5）结合至第二金属膜（3）的表面。因此，可以提供具有高结合强度、良好耐热性、和热辐射性质的电子组件，以及制造电子组件的方法。

3.

发明公开
半导体装置及其制造方法以及导电柱无效

公开(公告)号：CN107527883A

公开(公告)日：2017-12-29

申请号：CN201710273731.7

申请日：2017-04-25

申请人： 富士电机株式会社

发明人： 中村瑶子 , 梨子田典弘

IPC分类号： H01L23/488 , H01L21/60

CPC分类号： H01L24/01 , H01L23/3735 , H01L23/49811 , H01L23/49833 , H01L23/49844 , H01L24/10 , H01L24/14 , H01L2224/01 , H01L2224/16058 , H01L2224/16059 , H01L2924/13055 , H01L2924/13091 , H01L24/13 , H01L24/16 , H01L24/81 , H01L2224/13007 , H01L2224/13023 , H01L2224/16235 , H01L2224/81

摘要： 半导体装置具备在正面具有电极(12G、12S)的半导体元件(12)，以及一端焊料接合到半导体元件(12)的电极(12G、12S)的导电柱(14、14’、14”)，导电柱(14、14’、14”)在沿延伸方向距离一端与底部(14a)的高度相等长度的位置具有焊料吸收部(14b)，焊料吸收部(14b)的单位长度的表面积比底部的单位长度的表面积大。在将导电柱焊料接合时，熔融并顺着导电柱的表面扩展的焊料被焊料吸收部的大的表面吸收，由此能够防止熔融的焊料到达布线基板。

4.

发明公开
半导体装置失效

公开(公告)号：CN104641459A

公开(公告)日：2015-05-20

申请号：CN201480002385.3

申请日：2014-01-24

申请人： 富士电机株式会社

发明人： 中村瑶子 , 梨子田典弘

IPC分类号： H01L21/60 , H01L25/07 , H01L25/18

CPC分类号： H01L23/481 , H01L23/49811 , H01L23/49844 , H01L25/072 , H01L25/18 , H01L29/408 , H01L2224/0401 , H01L2224/06051 , H01L2224/06181 , H01L2224/11318 , H01L2224/13111 , H01L2224/16235 , H01L2224/16238 , H01L2224/291 , H01L2224/32225 , H01L2224/73253 , H01L2224/81815 , H01L2224/92242 , H01L2924/10253 , H01L2924/10272 , H01L2924/1203 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/014 , H01L2924/01047 , H01L2924/01029 , H01L2924/01051 , H01L2924/01083 , H01L2924/00

摘要： 提供一种能够提高各半导体贴片的安装质量的半导体装置。本发明的半导体装置具备：半导体贴片；第一电极焊盘和第二电极焊盘，其设置于上述半导体贴片的一面；第一导电柱，其通过接合件与上述第一电极焊盘接合；多个第二导电柱，其通过接合件与上述第二电极焊盘接合；以及印刷电路板，其与上述半导体贴片的一面相对配置，形成有与上述第一导电柱和上述第二导电柱连接的电路，其中，接近上述第一导电柱一侧的上述第二导电柱以避开使上述第一导电柱的上述接合件与上述第二导电柱的上述接合件成为不会连接的距离的防短路区域的方式排列。

5.

发明公开
电子元器件及电子元器件的制造方法有权

公开(公告)号：CN104205301A

公开(公告)日：2014-12-10

申请号：CN201280071499.4

申请日：2012-08-17

申请人： 富士电机株式会社

发明人： 斋藤隆 , 西泽龙男 , 木下庆人 , 梨子田典弘

IPC分类号： H01L21/28 , H01L21/60 , H01L21/603 , H01L29/78

CPC分类号： H01L24/33 , H01L24/05 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/37 , H01L24/40 , H01L24/83 , H01L2224/0346 , H01L2224/04026 , H01L2224/05023 , H01L2224/05073 , H01L2224/05124 , H01L2224/05147 , H01L2224/05564 , H01L2224/05568 , H01L2224/05573 , H01L2224/05639 , H01L2224/05644 , H01L2224/27332 , H01L2224/29294 , H01L2224/29339 , H01L2224/32014 , H01L2224/32225 , H01L2224/32238 , H01L2224/32245 , H01L2224/33181 , H01L2224/33505 , H01L2224/371 , H01L2224/37147 , H01L2224/40091 , H01L2224/40225 , H01L2224/48227 , H01L2224/48229 , H01L2224/73265 , H01L2224/83191 , H01L2224/83192 , H01L2224/83203 , H01L2224/83439 , H01L2224/83801 , H01L2224/8384 , H01L2224/8385 , H01L2224/84801 , H01L2224/8485 , H01L2224/85205 , H01L2924/00011 , H01L2924/01029 , H01L2924/01047 , H01L2924/00015 , H01L2924/00014 , H01L2224/83205 , H01L2924/00

摘要： 本发明中，在成为半导体元件的正面电极的导电部(1)的表面对以铜为主要成分的第1金属膜(2)进行成膜。在第1金属膜(2)的表面对以银为主要成分的第2金属膜(3)进行成膜。在第2金属膜(3)的表面，经由含有银粒子的接合层(4)接合有金属板(5)，该金属板(5)用于电连接导电部(1)与其他构件(例如绝缘基板(23)的电路图案(24))。在第2金属膜(3)中不包含会使第2金属膜(3)与含有银粒子的接合层(4)的接合强度下降的镍。由此，能够提供具有较高的接合强度及优异的耐热性和散热性的电子元器件(10)以及电子元器件(10)的制造方法。

6.

发明公开
半导体模块及其制造方法审中-实审

公开(公告)号：CN115602641A

公开(公告)日：2023-01-13

申请号：CN202210597954.X

申请日：2022-05-30

申请人： 富士电机株式会社(JP)

发明人： 佐藤忠彦 , 梨子田典弘

IPC分类号： H01L23/31 , H01L21/48 , H01L21/56 , H01L23/495

摘要： 本发明涉及半导体模块及其制造方法。半导体模块具备：第1半导体芯片和第2半导体芯片，其分别包含第1主电极和第2主电极；第1连接端子和第2连接端子，其分别与第1主电极和第2电极电连接；以及绝缘性的绝缘片。第1连接端子具有：第1导体部，其包含第1周缘；以及第1端子部，其在俯视时自第1周缘伸出，第2连接端子具有第2导体部，该第2导体部包含第2周缘。第1导体部的一部分与第2导体部的一部分在俯视时重叠。绝缘片具有：绝缘部，其层叠于第1导体部与第2导体部之间；以及第1突出部，其在俯视时位于第1端子部的前端部与第2周缘之间，并相对于第1端子部的表面构成角度。

7.

发明授权
半导体装置以及半导体装置的制造方法有权

公开(公告)号：CN106469688B

公开(公告)日：2020-08-28

申请号：CN201610535078.2

申请日：2016-07-08

申请人： 富士电机株式会社

发明人： 中岛经宏 , 高桥良和 , 梨子田典弘

IPC分类号： H01L23/14 , H01L23/498 , H01L25/11 , H01L25/18

摘要： 本发明提供一种能够简化制造，并能够使半导体装置的厚度变薄的半导体装置的制造方法以及半导体装置。该半导体装置具备：绝缘电路基板(40)，在一个主面具有第一金属层(2)和第十金属层(23)；金属板(5)，与第一金属层(2)电连接；第一半导体元件(7)，在正面和背面具备多个金属电极(7c)；第一绝缘部件(8)，配置在第一半导体元件(7)的侧面；第二绝缘部件(9)，配置在第一绝缘部件(8)上和第一半导体元件(7)上；以及第六金属层(11a)，至少一部分配置在第二绝缘部件(9)上，且将第一半导体元件(7)的金属电极(7c)与第十金属层(23)电连接。

8.

发明授权
半导体装置失效

公开(公告)号：CN104620372B

公开(公告)日：2017-10-24

申请号：CN201380047933.X

申请日：2013-11-08

申请人： 富士电机株式会社

发明人： 梨子田典弘

IPC分类号： H01L23/29 , H01L21/56 , H01L23/31 , H01L25/07 , H01L25/18

CPC分类号： H01L23/49811 , H01L23/10 , H01L23/16 , H01L23/3121 , H01L23/3135 , H01L23/3735 , H01L23/4334 , H01L23/49506 , H01L23/49575 , H01L23/49833 , H01L25/162 , H01L2224/48091 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/00014 , H01L2924/00

摘要： 本发明的目的在于提供一种半导体装置，该半导体装置能在将覆盖半导体芯片的第一密封构件配置于印刷基板与安装有半导体芯片的绝缘基板之间、并用第二密封构件来对整体进行密封的情况下，防止第二密封构件发生剥离从而提高可靠性。包括：安装有包含半导体芯片的主电路元器件的绝缘基板(11)；在与该绝缘基板相对的面上配置有与所述半导体芯片相连接的导电连接构件的印刷基板(16)；在所述绝缘基板与所述印刷基板的相对面之间以包围所述半导体芯片的方式对所述半导体芯片进行密封第一密封构件(21)；以及覆盖除所述绝缘基板的底部以外的整体的第二密封构件(24)，具有配置于所述第一密封构件的密封区域的外周部并连接在所述绝缘基板与所述印刷基板之间的密封区域限制棒部(22Aa)～(22Ad)及(22Ba)～(22Bd)，所述第一密封构件的耐热温度设定得比所述第二密封构件的耐热温度要高。