-
公开(公告)号：CN104103668B
公开(公告)日：2018-10-19
申请号：CN201410144456.5
申请日：2014-04-11
Applicant: 株式会社半导体能源研究所 , 夏普株式会社
IPC: H01L27/32 , H01L29/786 , H01L29/10 , G02F1/133 , G02F1/1362
Abstract: 本发明的显示装置，包括：像素部（104）；以及设置在所述像素部（104）外侧的驱动电路部（106），其中，所述像素部包括像素晶体管、覆盖所述像素晶体管且包含无机材料的第一绝缘层（122）、设置在所述第一绝缘层上且包含有机材料的第二绝缘层（124）、设置在所述第二绝缘层上且包含无机材料的第三绝缘层（128），所述驱动电路部包括对所述像素晶体管供应信号的驱动晶体管、覆盖所述驱动晶体管的所述第一绝缘层，并且，在所述驱动电路部中没有形成所述第二绝缘层。从而在抑制晶体管的电特性变动的同时，提高其可靠性。
-
公开(公告)号：CN103794511B
公开(公告)日：2018-08-03
申请号：CN201310526469.4
申请日：2013-10-30
Applicant: 株式会社半导体能源研究所 , 夏普株式会社
IPC: H01L21/336 , H01L29/786 , H01L21/28 , G02F1/1368
CPC classification number: H01L27/1225 , H01L27/3262
Abstract: 本公开涉及显示装置以及电子设备,本发明的目的之是抑制晶体管的电特性的变动并提高可靠性。本发明的个方式的显示装置包括:像素部104;以及设置在所述像素部的外侧的驱动电路部106,其中所述像素部包括:像素晶体管252;覆盖所述像素晶体管的包括无机材料的第绝缘膜124;设置在所述第绝缘膜上且包括有机材料的第二绝缘膜126;以及设置在所述第二绝缘膜上且包括无机材料的第三绝缘膜130,所述驱动电路部包括:对所述像素晶体管供应信号的驱动晶体管250;覆盖所述驱动晶体管的所述第绝缘膜;以及形成在所述第绝缘膜上的所述第二绝缘膜,并且,所述驱动电路部包括在所述第二绝缘膜上没有形成所述第三绝缘膜的区域或所述第二绝缘膜不被所述第三绝缘膜覆盖的区域。
-
公开(公告)号：CN104103668A
公开(公告)日：2014-10-15
申请号：CN201410144456.5
申请日：2014-04-11
Applicant: 株式会社半导体能源研究所 , 夏普株式会社
IPC: H01L27/32 , H01L29/786 , H01L29/10 , G02F1/133 , G02F1/1362
CPC classification number: H01L27/1225 , H01L23/3121 , H01L23/564 , H01L27/1248 , H01L2924/0002 , H01L2924/0001 , H01L2924/00
Abstract: 本发明的显示装置，包括：像素部（104）；以及设置在所述像素部（104）外侧的驱动电路部（106），其中，所述像素部包括像素晶体管、覆盖所述像素晶体管且包含无机材料的第一绝缘层（122）、设置在所述第一绝缘层上且包含有机材料的第二绝缘层（124）、设置在所述第二绝缘层上且包含无机材料的第三绝缘层（128），所述驱动电路部包括对所述像素晶体管供应信号的驱动晶体管、覆盖所述驱动晶体管的所述第一绝缘层，并且，在所述驱动电路部中没有形成所述第二绝缘层。从而在抑制晶体管的电特性变动的同时，提高其可靠性。
-
公开(公告)号：CN103794511A
公开(公告)日：2014-05-14
申请号：CN201310526469.4
申请日：2013-10-30
Applicant: 株式会社半导体能源研究所 , 夏普株式会社
IPC: H01L21/336 , H01L29/786 , H01L21/28 , G02F1/1368
CPC classification number: H01L27/1225 , H01L27/3262 , H01L29/7869
Abstract: 本发明涉及显示装置以及电子设备，本发明的目的之一是抑制晶体管的电特性的变动并提高可靠性。本发明的一个方式的显示装置包括：像素部104；以及设置在所述像素部的外侧的驱动电路部106，其中所述像素部包括：像素晶体管252；覆盖所述像素晶体管的包括无机材料的第一绝缘膜124；设置在所述第一绝缘膜上且包括有机材料的第二绝缘膜126；以及设置在所述第二绝缘膜上且包括无机材料的第三绝缘膜130，所述驱动电路部包括：对所述像素晶体管供应信号的驱动晶体管250；覆盖所述驱动晶体管的所述第一绝缘膜；以及形成在所述第一绝缘膜上的所述第二绝缘膜，并且，所述驱动电路部包括在所述第二绝缘膜上没有形成所述第三绝缘膜的区域或所述第二绝缘膜不被所述第三绝缘膜覆盖的区域。
-
公开(公告)号：CN115241045B
公开(公告)日：2025-04-04
申请号：CN202210902715.0
申请日：2017-03-14
Applicant: 株式会社半导体能源研究所
Abstract: 本公开涉及半导体装置以及包括该半导体装置的显示装置。本发明提高包括氧化物半导体膜的晶体管的场效应迁移率及可靠性。半导体装置包括具有氧化物半导体膜的晶体管。晶体管包括栅电压高于0V且10V以下的晶体管的场效应迁移率的最大值为40以上且小于150的区域；阈值电压为‑1V以上且1V以下的区域；以及S值小于0.3V/decade的区域。
-
Patent Agency Ranking
公开(公告)号：CN112514079B
公开(公告)日：2024-10-15
申请号：CN201980050350.X
申请日：2019-07-24
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , G02F1/1368 , H01L21/336 , H01L27/12 , H05B33/14
Abstract: 提供一种电特性良好的半导体装置。提供一种可靠性高的半导体装置。提供一种电特性稳定的半导体装置。半导体装置包括第一绝缘层、第二绝缘层、半导体层及第一导电层。在第一绝缘层上依次层叠半导体层、第二绝缘层及第一导电层。第二绝缘层具有依次层叠第一绝缘膜、第二绝缘膜及第三绝缘膜的叠层结构。第一绝缘膜、第二绝缘膜及第三绝缘膜各自包含氧化物。第一绝缘膜包括与半导体层接触的部分。半导体层包含铟、镓及氧，并包括铟的含有率比镓的含有率高的区域。
-
公开(公告)号：CN118743327A
公开(公告)日：2024-10-01
申请号：CN202380016772.1
申请日：2023-01-17
Applicant: 株式会社半导体能源研究所
IPC: H10K59/122 , G09F9/30 , H10K50/81 , H10K50/82
Abstract: 提供一种高清晰显示装置。显示装置包括晶体管、发光器件及第一绝缘层。晶体管包括半导体层、第一至第三导电层、第二及第三绝缘层。第二绝缘层设置在第一导电层上并包括到达第一导电层的第一开口。第二导电层设置在第二绝缘层上并在与第一开口重叠的区域中包括第二开口。半导体层与第一导电层的顶面、第二绝缘层的侧面、第二导电层的顶面及侧面接触。第三绝缘层设置在半导体层上。第三导电层设置在第三绝缘层上。第一绝缘层设置在晶体管上。第一及第三绝缘层包括到达第二导电层的第三开口。发光器件设置在第一绝缘层上并包括像素电极、公共电极及EL层。像素电极通过第三开口电连接于第二导电层。EL层具有与像素电极的顶面及侧面接触的区域。
-
公开(公告)号：CN118284923A
公开(公告)日：2024-07-02
申请号：CN202280077713.0
申请日：2022-11-21
Applicant: 株式会社半导体能源研究所
IPC: G09F9/30 , G09F9/00 , H01L31/10 , H01L31/12 , H05B33/02 , H05B33/10 , H05B33/12 , H05B33/14 , H05B33/22 , H10K30/60 , H10K50/00 , H10K59/00
Abstract: 提供一种高清晰的显示装置。提供一种具有高显示品质的显示装置。该显示装置包括：第一绝缘层上的第一发光元件及第二发光元件；第二绝缘层；以及第三绝缘层。第一发光元件包括第一像素电极及第一有机层。第二发光元件包括第二像素电极及第二有机层。第一绝缘层包括从平面看时沿第一像素电极的边设置的槽状区域。槽状区域包括与第一像素电极重叠的第一区域及与第二像素电极重叠的第二区域。第一区域及第二区域的宽度为20nm以上且500nm以下。第二绝缘层包括与第一有机层的顶面接触的区域、与第一有机层的侧面接触的区域及位于第一像素电极的下方的区域。第三绝缘层包括与第二有机层的顶面接触的区域、与第二有机层的侧面接触的区域以及位于第二像素电极的下方的区域。
-
公开(公告)号：CN118265398A
公开(公告)日：2024-06-28
申请号：CN202311775614.2
申请日：2023-12-21
Applicant: 株式会社半导体能源研究所
IPC: H10K71/00 , H10K59/121 , H10K59/126 , H10K59/131
Abstract: 提供一种方便性、实用性或可靠性良好的新颖显示装置的制造方法。另外，提供一种显示装置、显示模块、电子设备。在第2步骤中在第一电极及第二电极上形成第一膜，在第3步骤中在第一膜上形成第二膜，在第4步骤中通过CVD法在第二膜上形成第三膜，在第5步骤中通过蚀刻法从第二电极上去除第三膜的一部分，来形成与第一电极重叠的第一层。并且，在第6步骤中利用第一层通过蚀刻法从第二电极上去除第二膜的一部分及第一膜的一部分，来形成与第一电极重叠的第二层及第一单元。
-
公开(公告)号：CN118235541A
公开(公告)日：2024-06-21
申请号：CN202280074888.6
申请日：2022-11-08
Applicant: 株式会社半导体能源研究所
IPC: H10K59/122 , G09F9/30 , H01L29/786 , H10K50/19 , H10K50/813 , H10K50/826 , H10K59/124 , H10K59/38
Abstract: 提供一种串扰的发生得到抑制的显示装置。该显示装置包括具有第一区域及比第一区域其顶面位置低的第二区域的第一绝缘层、具有与第一区域上重叠的区域的第二绝缘层、隔着第二绝缘层具有与第一区域上重叠的区域的发光器件、具有与第二区域上重叠的区域的叠层体、具有与叠层体上重叠的区域的第三绝缘层，第二绝缘层具有与第二区域重叠的突出部，发光器件至少包括发光层、发光层上的第一上部电极及第一上部电极上的第二上部电极，第二上部电极具有与第三绝缘层上重叠的区域，叠层体包含与发光层相同的材料。
-
-
-
-
-
-
-
-
-
Search Results
237
records
(took 0.048 seconds)
