-
公开(公告)号:CN106165103B
公开(公告)日:2019-07-16
申请号:CN201580018706.3
申请日:2015-02-10
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
CPC classification number: H01L29/7811 , H01L21/761 , H01L29/06 , H01L29/0619 , H01L29/0623 , H01L29/0649 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/12 , H01L29/408 , H01L29/4236 , H01L29/66734 , H01L29/7397 , H01L29/7813
Abstract: 提供一种能实现更高耐压的半导体器件及其制造方法。所提供的半导体器件具有:p型的第四区,其与栅极沟槽的下端相接;终端沟槽,其在第二区的外侧形成于半导体基板的表面;p型的下端p型区,其与终端沟槽的下端相接;p型的侧面p型区,其与终端沟槽的外周侧的侧面相接,且与下端p型区相连,并在半导体基板的表面露出;p型的多个保护环区,其形成于比侧面p型区靠外周侧处,且在表面露出。
-
公开(公告)号:CN105593996A
公开(公告)日:2016-05-18
申请号:CN201480054234.2
申请日:2014-09-15
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/063 , H01L29/086 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/167 , H01L29/66068
Abstract: 碳化硅半导体装置,具有衬底(1)、漂移层(2)、电流分散层(3)、基体区域(4)、源区(5)、沟槽(7)、栅绝缘膜(8)、栅电极(9)、源电极(12)、漏电极(14)和底层(10)。上述电流分散层形成在上述漂移层之上,并且,与上述漂移层相比第1导电型杂质浓度较高。上述底层具有第2导电型,配置在比上述基体区域靠下方,将上述沟槽的底部的角部包含在内而覆盖上述沟槽的底部,并被设置为上述电流分散层以上的深度。
-
公开(公告)号:CN115735264A
公开(公告)日:2023-03-03
申请号:CN202180045017.7
申请日:2021-06-23
Applicant: 株式会社电装
IPC: H01L21/28
Abstract: 具备:半导体衬底(10);以及金属膜(22),形成在半导体衬底(10)上,具有与半导体衬底(10)进行肖特基接合的部分,由对铝添加了元素的铝合金构成。金属膜(22)是将配置在半导体衬底(10)侧的下层金属层(22a)与配置在下层金属层(22a)上的上层金属层(22b)层叠而构成的。并且,下层金属层(22a)的沿着下层金属层(22a)与上层金属层(22b)的层叠方向的厚度为2.6μm以下。
-
公开(公告)号:CN107180862B
公开(公告)日:2020-08-11
申请号:CN201710137727.8
申请日:2017-03-09
Applicant: 株式会社电装
IPC: H01L29/739 , H01L23/00 , H01L29/06 , H01L29/423
Abstract: 本发明涉及一种开关元件,其抑制第一金属层的裂纹,并确保开关元件的耐压,且降低开关元件导通时的电阻。在所述开关元件中,半导体基板具有第一元件范围和无效范围。第一沟槽跨及第一元件范围和无效范围而在第一方向上延伸。在第一元件范围内,于各个沟槽间区域内设置有多个第二沟槽。在无效范围内,于各个沟槽间区域内未设置有第二沟槽。在沟槽内配置有栅电极。在无效范围内,于层间绝缘膜上未设置有接触孔。第一金属层对层间绝缘膜进行覆盖。绝缘保护膜对无效范围内的第一金属层的外周侧的部分进行覆盖。第二金属层在绝缘保护膜的开口内与第一金属层相接并且与开口的侧面相接。
-
公开(公告)号:CN108346700A
公开(公告)日:2018-07-31
申请号:CN201810067250.5
申请日:2018-01-23
IPC: H01L29/78 , H01L21/336 , H01L21/28
CPC classification number: H01L29/41708 , H01L21/28518 , H01L21/28568 , H01L21/32133 , H01L23/3171 , H01L24/03 , H01L24/05 , H01L29/0696 , H01L29/45 , H01L29/66348 , H01L29/7397 , H01L2224/05082 , H01L2224/05155 , H01L2924/3512
Abstract: 本发明提供一种半导体装置,其能够抑制表面电极的裂纹并且减轻半导体基板的应力。该半导体装置具有:半导体基板;覆盖所述半导体基板的表面的表面电极;覆盖所述表面电极的表面的一部分的绝缘保护膜;以及对横跨从所述绝缘保护膜的表面至所述表面电极的表面的范围进行覆盖的焊接用金属膜。所述表面电极具有:配置在所述半导体基板上的第一金属膜;与所述第一金属膜的表面接触且具有比所述第一金属膜更高的拉伸强度的第二金属膜;以及第三金属膜,其与所述第二金属膜的表面接触,具有与所述第二金属膜相比较低而与所述第一金属膜相比较高的拉伸强度。
-
公开(公告)号:CN102376709B
公开(公告)日:2015-04-01
申请号:CN201110241326.X
申请日:2011-08-17
IPC: H01L27/06 , H01L29/06 , H01L29/10 , H01L29/861 , H01L29/739
CPC classification number: H01L29/1095 , H01L29/0696 , H01L29/407 , H01L29/7397 , H01L29/8613
Abstract: 在一种半导体器件中,IGBT单元(10)包括穿过半导体衬底(32)的基底层(31)到达半导体衬底(32)的漂移层(30)的沟槽(35),沟槽(35)内表面上的栅极绝缘膜(36),栅极绝缘膜(36)上的栅极电极(37a),基底层(31)表面部分中的第一导电类型的发射极区(38),以及基底层(31)表面部分中第二导电类型的第一接触区(39)。IGBT单元还包括设置于基底层(31)之内的第一导电类型的浮置层(40),以将基底层(31)分成包括发射极区(38)和第一接触区(39)的第一部分以及与漂移层(30)相邻的第二部分,以及被设置成覆盖栅极电极(37a)的末端的层间绝缘膜(41)。二极管单元(20)包括基底层(31)的表面部分中的第二导电类型的第二接触区(42)。
-
公开(公告)号:CN104380471A
公开(公告)日:2015-02-25
申请号:CN201380031045.9
申请日:2013-06-06
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L27/04 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/7811 , H01L21/046 , H01L21/0475 , H01L21/30604 , H01L21/308 , H01L21/761 , H01L21/8213 , H01L29/0615 , H01L29/063 , H01L29/0634 , H01L29/0661 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/157 , H01L29/158 , H01L29/1608 , H01L29/41766 , H01L29/4236 , H01L29/66068 , H01L29/66727 , H01L29/66734 , H01L29/7806 , H01L29/7813 , H01L29/861 , H01L29/872
Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5),该沟槽(5a)形成在单元区域中,由低浓度区域(5b)构成p型柱,并且由高浓度区域(5c)构成p+型深层。由此,能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造,所以实现了导通电阻的降低。此外,通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位,所以能够缓和对栅极绝缘膜(8)施加的电场,能够防止栅极绝缘膜(8)被破坏。因此,SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
-
公开(公告)号:CN107180863B
公开(公告)日:2020-08-11
申请号:CN201710138551.8
申请日:2017-03-09
Applicant: 株式会社电装
IPC: H01L29/739
Abstract: 本发明涉及一种开关元件,其实现电极的裂纹的抑制和开关元件的导通电阻的降低。在开关元件中,半导体基板具有第一元件范围和无效范围,第一元件范围具备栅极用的第一沟槽,无效范围不具备第一沟槽。在覆盖半导体基板的上表面的层间绝缘膜上,于第一元件范围内设置有接触孔,于无效范围内设置有宽幅接触孔。第一金属层在接触孔和宽幅接触孔内与半导体基板相接。在第一金属层的表面上,于接触孔的上部设置有第一凹部,于宽幅接触孔的上部设置有第二凹部。绝缘保护膜对第二凹部的底面的外周侧的部分进行覆盖。在绝缘保护膜的包含第一元件范围在内的范围内所设置的开口的侧面被配置于第二凹部内。第二金属层在开口内与第一金属层和开口的侧面相接。
-
公开(公告)号:CN106537602A
公开(公告)日:2017-03-22
申请号:CN201580039069.8
申请日:2015-06-03
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66734
Abstract: 实现具有与底部绝缘层的下端部相接的p型区域的开关元件的高耐压特性。具有配置于沟槽部绝缘层(20)靠表面侧的位置的栅极电极(24)的开关元件。半导体基板(12)具有与栅极绝缘膜(22)相接的第一n型区域(30)、与栅极绝缘膜(22)相接的第一p型区域(32)、与底部绝缘层(20)的端部相接的第二p型区域(34)、以及使第二p型区域(34)与第一p型区域(32)分离的第二n型区域(36)。从第一p型区域(32)的背面侧端部到第二p型区域(34)的表面侧端部为止的距离A与从底部绝缘层(20)的背面侧端部到第二p型区域(34)的背面侧端部为止的距离B满足A<4B的关系。(18)内的底部的底部绝缘层(20)和配置于比底
-
公开(公告)号:CN105981173A
公开(公告)日:2016-09-28
申请号:CN201480075197.3
申请日:2014-10-06
CPC classification number: H01L29/7811 , H01L21/761 , H01L29/0615 , H01L29/0619 , H01L29/0623 , H01L29/0649 , H01L29/0661 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7813
Abstract: 一种半导体装置,具有:终端沟槽,其围绕形成有多个栅极沟槽的区域的周围一周;下端p型区,其为p型,并与终端沟槽的下端相接;外周p型区,其为p型,并从外周侧与终端沟槽相接,且露出于半导体基板的表面;多个保护环区,其为p型,并被形成在与外周p型区相比靠外周侧,且露出于半导体基板的表面;外周n型区,其为n型,并使外周p型区与多个保护环区分离,且使多个保护环区相互分离。
-
-
-
-
-
-
-
-
-