公开(公告)号：CN104900496A

公开(公告)日：2015-09-09

申请号：CN201510223751.4

申请日：2015-05-05

申请人： 中国科学院宁波材料技术与工程研究所

发明人： 宋伟杰 ,  曾俞衡 ,  谭瑞琴 ,  刘超 ,  黄金华 ,  王维燕

IPC分类号： H01L21/20 ,  H01L21/02

CPC分类号： H01L21/2003 ,  H01L21/02005 ,  H01L21/2033

摘要： 本发明公开了一种面心立方相硅晶体薄膜的制备方法，步骤为：以Si和Al为靶材进行共溅射，溅射压力为0.1～20Pa，铝靶的溅射功率为30～200W，硅靶的溅射功率为80～300W，在衬底表面沉积得到AlxSi1-x混合薄膜，其中，0.05

公开(公告)号：CN104064502A

公开(公告)日：2014-09-24

申请号：CN201410343579.1

申请日：2014-07-18

申请人： 余瑞琴

发明人： 余瑞琴

IPC分类号： H01L21/67 ,  C23C14/46

CPC分类号： H01L31/1804 ,  B82Y40/00 ,  H01L21/2033 ,  H01L21/3065

摘要： 本发明公开了结合离子束表面活化溅射和反应离子刻蚀的黑硅制备工艺，解决现有的黑硅制备工艺复杂，刻蚀精度不高的问题。包括步骤：（1）将硅片置于真空室中；（2）用低能离子束均匀照射硅片，在硅片表面生成均匀的周期性纳米结构；（3）将在步骤（2）中经过照射后的硅片置于反应离子刻蚀真空室中，生成黑硅。本发明在整个制备黑硅的过程中能够把硅表面纳米结构形貌和黑硅层厚度这两个影响黑硅光反射特性的参数分别控制，进而可以事先设计黑硅表面纳米结构和黑硅层厚度，达到对黑硅结构进行优化以适合任何不同要求的目的；硅表面纳米结构和黑硅层厚度可人为灵活地控制，黑硅层的消耗小，刻蚀精度高，并且工艺过程简单，具有很大的实用价值。

公开(公告)号：CN103681278A

公开(公告)日：2014-03-26

申请号：CN201210356135.2

申请日：2012-09-20

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 金兰 ,  涂火金

IPC分类号： H01L21/28

CPC分类号： H01L29/66477 ,  H01L21/2033 ,  H01L21/2205

摘要： 本发明涉及一种PMOS源漏的形成方法，包括：提供半导体衬底，至少包含栅极结构；在所述栅极两侧形成凹槽并在所述凹槽中外延生长SiGeB层，其特征在于，在外延生长SiGe的同时原位掺杂B，以在所述凹槽中外延生长所述SiGeB层，具体包括以下步骤：1）通入B2H6气体，控制气流量由B1增加到B2，时间为T1；2）将B2H6气体流量由B2增加到B3，时间为T2；3）调节通入B2H6气体的流量由B3降到0，时间为T3，其中所述T2>T3；所述SiGeB层即为PMOS中B掺杂的源漏。本发明所述方法可以跳过单独的离子注入过程，从而使沟道区域的应力得以保持使制备得到的器件具有更好的性能。

公开(公告)号：CN104867817A

公开(公告)日：2015-08-26

申请号：CN201510262462.5

申请日：2015-05-21

申请人： 北京工业大学

发明人： 徐晨 ,  刘奇 ,  孙捷 ,  许坤

IPC分类号： H01L21/033 ,  H01L21/203 ,  H01L21/3065

CPC分类号： H01L21/033 ,  H01L21/2033 ,  H01L21/3065 ,  H01L31/028

摘要： 一种薄膜平面化的半导体工艺，在现有的利用石墨烯薄膜来制作半导体工艺中，常常会遇到薄膜受损严重的情况。本发明将光刻与溅射工艺相结合，并利用感应耦合等离子体刻蚀(Inductively Coupled Plasma，ICP)，来保证石墨烯薄膜和金属结构的完整接触。在提高了金属和衬底的粘附性的同时，又不损坏石墨烯的薄膜结构，大大提高了半导体器件的可靠性和稳定性。

公开(公告)号：CN103811352A

公开(公告)日：2014-05-21

申请号：CN201410063619.7

申请日：2014-02-25

申请人： 清华大学

发明人： 王敬 ,  肖磊 ,  赵梅 ,  梁仁荣 ,  许军

IPC分类号： H01L21/336 ,  H01L21/20 ,  H01L29/78

CPC分类号： H01L29/66477 ,  H01L21/2033 ,  H01L21/26506 ,  H01L29/7848

摘要： 本发明提出一种具有GeSn源漏的MOSFET及其形成方法。其中形成方法包括以下步骤：提供顶部具有Ge层的衬底；在衬底之上形成栅堆叠或假栅；在栅堆叠或假栅两侧形成源区和漏区的开口，在开口位置露出Ge层；向Ge层表层注入含有Sn元素的原子、分子、离子或等离子体，在开口位置形成GeSn层。本发明的MOSFET的形成方法能够形成具有GeSn源漏的场效应晶体管，其中GeSn源漏的厚度较薄、晶体质量较好，因此晶体管具有良好的电学性能，且本方法具有简单易行、成本低的优点。

公开(公告)号：CN107408589A

公开(公告)日：2017-11-28

申请号：CN201680004837.0

申请日：2016-01-05

申请人： 纽约州立大学研究基金会

发明人： 道格拉斯·酷宝赫 ,  托马斯·亚当 ,  杰拉尔德·L·莱克

IPC分类号： H01L31/0232 ,  H01L31/028 ,  G02B6/12 ,  G02B6/13 ,  G02B6/132 ,  G02B6/134 ,  G02B6/136 ,  H01L27/146

CPC分类号： G02B6/13 ,  G02B6/12002 ,  G02B6/132 ,  G02B6/1347 ,  G02B6/136 ,  G02B6/43 ,  G02B2006/121 ,  G02B2006/12104 ,  G02B2006/12123 ,  G02B2006/12169 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02505 ,  H01L21/02532 ,  H01L21/02573 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/2033 ,  H01L21/2053 ,  H01L27/14625 ,  H01L27/14629 ,  H01L31/022408 ,  H01L31/0232 ,  H01L31/02327 ,  H01L31/028 ,  H01L31/105 ,  H01L31/1808 ,  Y02E10/52 ,  Y02E10/547 ,  G02B6/131

摘要： 光子器件结构在一个方面可包括通过将适于传播光能的波导材料图案化形成的一个或多个波导。这种波导材料可包括硅(单晶硅、多晶硅、或非晶线硅)和氮化硅的一种或多种。

公开(公告)号：CN104867822A

公开(公告)日：2015-08-26

申请号：CN201510309045.1

申请日：2015-06-07

申请人： 上海华虹宏力半导体制造有限公司

发明人： 赵波

IPC分类号： H01L21/203

CPC分类号： H01L21/2033

摘要： 本发明提供一种锗层及半导体器件的制作方法，所述锗层的制作方法，将传统耗时较长的锗PVD一步生长分解为时间较短的多步锗PVD生长，各步锗沉积的厚度之和为要求的锗层总厚度，打断了电荷在靶材表面的不断聚集过程；同时在每一步小的淀积步骤后，增加一步大气流、高压力的气体吹拂步骤，以将靶材表面累积的电荷吹走，从而减少了靶材与等离子体枪之间的电弧放电现象，保护靶材不被局部融化，减少了靶材融化后滴落到沉积表面的溅射颗粒物数量，最终在保持锗层总沉积厚度的基础上，明显降低了沉积锗层表面的颗粒物缺陷数量。本发明的半导体器件的制作方法，采用所述锗层的制作方法形成其锗层，提高了器件性能和器件集成合格率。

公开(公告)号：CN103811304A

公开(公告)日：2014-05-21

申请号：CN201410063532.X

申请日：2014-02-25

申请人： 清华大学

发明人： 肖磊 ,  王敬 ,  赵梅 ,  梁仁荣 ,  许军

IPC分类号： H01L21/02 ,  H01L21/265 ,  H01L21/203 ,  H01L29/161

CPC分类号： H01L21/02381 ,  H01L21/02532 ,  H01L21/0257 ,  H01L21/02631 ,  H01L21/2033 ,  H01L21/26506 ,  H01L29/161 ,  H01L29/7848

摘要： 本发明提出一种GeSn层及其形成方法。该GeSn层的形成方法包括以下步骤：提供顶部具有Ge层的衬底；向Ge层表层注入含有Sn元素的原子、分子、离子或等离子体，以形成GeSn层。该方法能够形成厚度较薄、质量较好的GeSn层，具有简单易行、成本低的优点。