利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

276 条记录 (耗时 0.026 秒)

    半導体装置
    1.
    发明专利
    半導体装置 审中-公开

    公开(公告)号：JPWO2017208698A1

    公开(公告)日：2018-10-04

    申请号：JP2017016730

    申请日：2017-04-27

    申请人： 富士電機株式会社

    发明人： 赤羽 正志

    IPC分类号： G11C16/10

    CPC分类号： H03K17/0828 ,  G11C16/0408 ,  G11C16/10 ,  G11C16/12 ,  G11C16/26 ,  G11C16/32 ,  G11C29/021 ,  G11C29/028 ,  G11C29/48 ,  G11C29/50 ,  G11C29/56012 ,  G11C2029/5002 ,  G11C2029/5004 ,  G11C2029/5602 ,  H03K2017/0806

    摘要： 回路規模の増大を抑制する。 半導体装置(1)は、制御回路(1a、1b)およびメモリ(1c)を備える。また、半導体装置(1)には外部素子(2)が接続される。制御回路(1a)は、モニタ部(1a−1)とレギュレータ(1a−2)を含む。モニタ部(1a−1)は、電源電圧に複数の異なる電圧レベルを持つパルス信号が重畳された電圧信号を受信し、電圧信号のレベルをモニタしてモニタ結果を出力する。レギュレータ(1a−2)は、内部電圧を生成する。メモリ(1c)は、内部電圧が供給され、電気特性値の調整を行うためのトリミングに使用する。制御回路(1b)は、内部電圧が供給され、モニタ結果にもとづいて、パルス信号からクロックとデータとを再生し、クロックとデータとを用いてメモリ(1c)に対してトリミングを行う。

    半導体装置、テストプログラムおよびテスト方法
    3.
    发明专利
    半導体装置、テストプログラムおよびテスト方法 有权
    半导体器件，测试程序和测试方法

    公开(公告)号：JP2016157504A

    公开(公告)日：2016-09-01

    申请号：JP2015036297

    申请日：2015-02-26

    申请人： ルネサスエレクトロニクス株式会社

    发明人： 宮西 篤史 ,  石井 雄一郎 ,  横山 佳巧

    IPC分类号： G11C11/413 ,  G01R31/28 ,  G11C29/50

    CPC分类号： G11C29/04 ,  G11C11/412 ,  G11C11/413 ,  G11C11/419 ,  G11C29/02 ,  G11C29/34 ,  G11C29/46 ,  G11C29/48 ,  G11C29/50 ,  G11C7/04 ,  G11C11/417 ,  G11C29/06

    摘要： 【課題】SRAMについての低温選別試験に代えて常温での選別試験を実施する場合に、オーバーキルを減らし、かつ、ローカルばらつきに起因する不良流出の危険を抑える。 【解決手段】ワード線と、ビット線対と、メモリセルと、前記ビット線対を駆動する駆動回路とを備えるSRAMにおいて、前記メモリセルへデータを書込むときに、前記ビット線対の一方のビット線をハイレベル(VDD)電位で駆動し、他方のビット線を通常書込みの場合のロウレベル(VSS)電位よりも少し高い中間電位(VSS+数十mV〜百数十mV)で駆動することができる機能を持たせる。 【選択図】図7

    摘要翻译： 要解决的问题：为了减少过度杀死并且抑制由局部变化引起的缺陷排放的风险，在进行常温下的筛选试验而不是SRAM的低温筛选试验的情况下。解决方案：包括 一个字线，一个位线对，一个存储单元和一个用于驱动位线对的驱动电路具有这样的功能，其中当数据被写入存储单元时，位线对中的一个位线是 驱动为高电平（VDD）电位，另一位线被驱动为略高于低电平（VSS）电位的中间电位（VSS +几十mV至一百和几十mV） 正常写作的情况。选择图：图7

    How to test the memory and device
    8.
    发明专利
    How to test the memory and device 有权

    公开(公告)号：JP5356562B2

    公开(公告)日：2013-12-04

    申请号：JP2012059589

    申请日：2012-03-16

    申请人： クゥアルコム・インコーポレイテッドQualcomm Incorporated

    发明人： ジアン・シェン ,  ポール・バセット

    IPC分类号： G11C29/12

    CPC分类号： G11C29/48 ,  G11C29/1201

    摘要： A method is disclosed, the method comprising initiating a test on a computer readable memory comprising a first input and a first output, the computer readable memory providing output data associated with the test; selecting to receive the output data from one of a first register and a second register the first register comprising a second input and a second output, the second output coupled to the first input of the computer readable memory, and the second register comprising a third input and a third output, the third input coupled to the first output of the computer readable memory; receiving data during a write operation at a first input of a first multiplexer, the first multiplexer comprising a fourth output coupled to the second input of the first register; and receiving data during a test mode write operation at a second input of the first multiplexer, wherein a third input of the first multiplexer is coupled to the first output of the computer readable memory.