公开(公告)号：KR20210031964A

公开(公告)日：2021-03-23

申请号：KR1020217004922A

申请日：2019-07-19

Applicant: 가부시키가이샤 리코

Inventor： 나오유키 우에다 ,  유키 나카무라 ,  유키코 아베 ,  신지 마츠모토 ,  유지 소네 ,  료이치 사오토메 ,  사다노리 아라에 ,  미네히데 구사야나기

IPC: H01L29/49 ,  C23C18/12 ,  H01L21/02 ,  H01L29/66 ,  H01L29/786

CPC classification number: H01L29/4908 ,  C23C18/1216 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/02194 ,  H01L21/02282 ,  H01L29/66969 ,  H01L29/7869

Abstract: 본 발명은, 소스 전극 및 드레인 전극; 게이트 전극; 반도체층; 및 게이트 절연층을 포함하는 전계효과형 트랜지스터로서, 상기 게이트 절연층은 A 원소 및 B 원소를 포함하는 산화물 절연체 막이며, 상기 A 원소는 Zr 및 Hf로 이루어진 군으로부터 선택되는 1종 이상이고, 상기 B 원소는 Be 및 Mg로 이루어진 군으로부터 선택되는 1종 이상인 전계효과형 트랜지스터에 관한 것이다.

公开(公告)号：KR20210028060A

公开(公告)日：2021-03-11

申请号：KR1020200039131A

申请日：2020-03-31

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 치-셍 창

IPC: H01L29/78 ,  H01L21/02 ,  H01L27/11502 ,  H01L27/1159 ,  H01L49/02

CPC classification number: H01L29/78391 ,  H01L27/1159 ,  G11C11/223 ,  G11C11/2259 ,  G11C11/2273 ,  G11C11/2275 ,  G11C11/2297 ,  G11C11/54 ,  G11C11/5657 ,  H01L21/02181 ,  H01L27/11502 ,  H01L28/40 ,  H01L29/40111 ,  H01L29/516 ,  G11C27/00 ,  H01L27/11507 ,  H01L28/75

Abstract: 반도체 디바이스는 강유전체 전계 효과 트랜지스터(FeFET)를 포함하는데, FeFET는, 기판; 기판 내의 소스 영역; 기판 내의 드레인 영역; 및 기판 위의 그리고 소스 영역과 드레인 영역 사이의 게이트 구조체를 포함한다. 게이트 구조체는 기판 위의 게이트 유전체 층; 게이트 유전체 층 위의 강유전체 막; 및 강유전체 막 위의 게이트 전극을 포함한다.

公开(公告)号：KR20210025124A

公开(公告)日：2021-03-08

申请号：KR1020217005083A

申请日：2019-07-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 로버트 디. 클락 ,  칸다바라 엔. 타필리

IPC: H01L21/28 ,  H01L21/02 ,  H01L21/285 ,  H01L21/324 ,  H01L29/51

CPC classification number: H01L21/28194 ,  C23C16/45553 ,  C23C16/405 ,  C23C16/45527 ,  C23C16/45542 ,  C23C16/517 ,  C23C16/52 ,  C23C16/56 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/02205 ,  H01L21/02263 ,  H01L21/0228 ,  H01L21/02356 ,  H01L21/02362 ,  H01L21/02609 ,  H01L21/28202 ,  H01L21/28556 ,  H01L21/31122 ,  H01L21/324 ,  H01L29/40111 ,  H01L29/516 ,  H01L29/6684 ,  H01L28/40

Abstract: 반도체 소자를 위한 결정학적으로 안정화된 강유전체 하프늄 지르코늄계 막을 형성하는 방법이 설명된다. 하프늄 지르코늄계 막은 도핑될 수 있거나, 도핑되지 않을 수 있다. 방법은, 기판 상에 5 나노미터 초과의 두께를 갖는 하프늄 지르코늄계 막을 증착하는 단계; 하프늄 지르코늄계 막 상에 캡 층을 증착하는 단계; 기판을 열처리하여, 비-중심대칭 사방정계 상, 정방정계 상, 또는 이들의 혼합으로 하프늄 지르코늄계 막을 결정화하는 단계를 포함한다. 방법은, 기판으로부터 캡 층을 제거하는 단계; 열처리된 하프늄 지르코늄계 막을 5 나노미터 미만의 두께로 박막화하는 단계를 더 포함하며, 박막화된 열처리된 하프늄 지르코늄계 막은, 결정화된 비-중심대칭 사방정계 상, 정방정계 상, 또는 이들의 혼합을 유지한다.

公开(公告)号：JP2018098502A

公开(公告)日：2018-06-21

申请号：JP2017235392

申请日：2017-12-07

Applicant: ツィンファ ユニバーシティ ,  鴻海精密工業股▲ふん▼有限公司

Inventor： 霍 雨佳 ,  趙 宇丹 ,  肖 小陽 ,  王 営城 ,  張 天夫 ,  金 元浩 ,  李 群慶 ,  ▲ハン▼ 守善

IPC: H01L29/786 ,  H01L21/28 ,  H01L21/283 ,  H01L29/423 ,  H01L29/49 ,  H01L21/8234 ,  H01L27/088 ,  H01L21/8238 ,  H01L27/092 ,  H01L21/316 ,  H01L21/336

CPC classification number: H01L29/78696 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02192 ,  H01L21/0223 ,  H01L21/02255 ,  H01L21/02266 ,  H01L21/0228 ,  H01L21/02521 ,  H01L21/02568 ,  H01L29/1606 ,  H01L29/24 ,  H01L29/42356 ,  H01L29/42384 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66045 ,  H01L29/66969 ,  H01L29/78603 ,  H01L29/7869 ,  H01L51/0048 ,  H01L51/0096 ,  H01L51/0097 ,  H01L51/0525 ,  H01L51/0529 ,  H01L51/0558 ,  H01L2251/303

Abstract: 【課題】本発明は、薄膜トランジスタ及びその製造方法に関する。 【解決手段】本発明の薄膜トランジスタは、基板、ゲート電極、誘電層、半導体層、ソース電極及びドレイン電極を含む。前記ゲート電極が前記基板の表面に設置される。前記誘電層が前記基板に設置され、前記ゲート電極を被覆し、前記誘電層が二層の構造であり、積層して設置された第一サブ誘電層及び第二サブ誘電層を含む。前記半導体層が前記誘電層の前記基板から離れる表面に設置され、複数のナノ半導体材料を含む。前記ソース電極及び前記ドレイン電極が前記誘電層の前記基板から離れる表面に間隔をあけて設置され、それぞれ前記半導体層と電気的に接続される。前記第一サブ誘電層が特異のヒステリシス材料層であり、前記ゲート電極と直接に接触して、前記第二サブ誘電層が正常のヒステリシス材料層であり、前記第一サブ誘電層と前記半導体層との間に設置される。また、本発明は、薄膜トランジスタの製造方法を提供する。 【選択図】図11

公开(公告)号：JP2018501661A

公开(公告)日：2018-01-18

申请号：JP2017535785

申请日：2015-12-08

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： チェン チュン−ミン ,  ウー マン−タン ,  ヤン ジェン−ウェイ ,  スー チエン−シェン

IPC: H01L27/11524 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/11521 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/28273 ,  H01L27/11524 ,  H01L29/42328 ,  H01L29/45 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/511 ,  H01L29/517 ,  H01L29/66825 ,  H01L29/788 ,  H01L29/7881

Abstract: 不揮発性メモリセルは、第2の導電型の第1領域と、第1の領域から離間されている第2の導電型の第2の領域とを有し、それらの間にチャネル領域を形成する、第1の導電型の基板を含む。浮遊ゲートは、第1の領域に隣接したチャネル領域の第1の部分上に配設されてそこから絶縁される。選択ゲートは、第2の領域に隣接したチャネル領域の第2の部分上に配設され、この選択ゲートは、金属材料で形成され、二酸化シリコンの層及びhigh−K絶縁材料の層によってチャネル領域の第2の部分から絶縁されている。制御ゲートは、浮遊ゲート上に配設されてそこから絶縁される。消去ゲートは、第1の領域上に配設されてそこから絶縁され、浮遊ゲートに横方向に隣接して配設され、そこから絶縁される。

公开(公告)号：JP2017112183A

公开(公告)日：2017-06-22

申请号：JP2015244530

申请日：2015-12-15

Applicant: 東京エレクトロン株式会社

Inventor： 宮原 準弥 ,  藤野 豊 ,  中村 源志 ,  白神 健太郎

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/316

CPC classification number: H01L21/02236 ,  C23C16/403 ,  C23C16/405 ,  C23C16/4554 ,  C23C16/56 ,  H01J37/32192 ,  H01J37/32211 ,  H01J37/3222 ,  H01J37/32238 ,  H01J37/32247 ,  H01J37/32256 ,  H01J37/32311 ,  H01J37/32715 ,  H01L21/02178 ,  H01L21/022 ,  H01L21/0234 ,  H01L21/687 ,  H01J37/3244 ,  H01J37/32834 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/02252

Abstract: 【課題】半導体基板に、界面準位密度が低減された良質で薄い酸化膜を有するとともに、等価換算膜厚(EOT)が小さな絶縁膜積層体を製造する方法を提供する。 【解決手段】絶縁膜積層体の製造方法は、Ge基板200等の半導体基板上に、第1の高誘電率膜201を形成する工程と、半導体基板をプラズマ処理装置1の処理容器2内でプラズマ処理し、半導体基板と第1の高誘電率膜201との界面に酸化膜を形成する工程と、第1の高誘電率膜201の上に、第2の高誘電率膜203を形成する工程と、を含む。プラズマ酸化処理は、複数のマイクロ波透過板から導入される複数のマイクロ波の合計パワーのパワー密度を、処理容器の内部空間に臨む天井部の面積と複数のマイクロ波透過板の面積との総和を基準にして0.035kW/m 2 以上3.5kW/m 2 以下の範囲内で、半導体基板が20℃以上145℃以下の範囲内となる処理温度で行う。 【選択図】図1

公开(公告)号：JP2017511308A

公开(公告)日：2017-04-20

申请号：JP2016557652

申请日：2015-03-18

Applicant: ユージーン テクノロジー マテリアルズ カンパニー リミテッドEugene Technology Materials Co., Ltd. ,  ユージーン テクノロジー マテリアルズ カンパニー リミテッドEugene Technology Materials Co., Ltd.

Inventor： ゲウン スー リー， ,  ゲウン スー リー， ,  ユン ヨン リー， ,  ユン ヨン リー， ,  ヨン ミン リー， ,  ヨン ミン リー，

IPC: C07F7/30 ,  C23C16/18 ,  C23C16/34 ,  C23C16/40 ,  H01L21/316 ,  H01L21/318

CPC classification number: H01L21/02205 ,  C07F7/30 ,  C23C16/28 ,  C23C16/303 ,  C23C16/34 ,  C23C16/407 ,  C23C16/45553 ,  H01L21/02112 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02271 ,  H01L21/0228

Abstract: 請求項1に記載の化学式1で表示される有機ゲルマニウムアミン化合物、及び該化合物を前駆体として利用する膜形成方法に係わるものであり、該化合物を前駆体として使用すれば、ゲルマニウム酸化物膜、ゲルマニウム窒化物膜、金属ゲルマニウム酸化物膜または金属ゲルマニウム窒化物膜などを効果的に蒸着形成することができる。【選択図】図3

公开(公告)号：JPWO2015145486A1

公开(公告)日：2017-04-13

申请号：JP2015516943

申请日：2014-03-28

Applicant: 国立大学法人東北大学

Inventor： 後藤　哲也 ,  哲也 後藤

IPC: H05H1/46 ,  C23C14/58 ,  C23C16/511 ,  H01L21/31 ,  H01L21/316 ,  H01L21/318 ,  H05H3/02

CPC classification number: H01J37/32678 ,  C23C14/0047 ,  C23C14/0641 ,  C23C14/357 ,  C23C16/452 ,  C23C16/45542 ,  C23C16/45544 ,  C23C16/511 ,  H01J37/32192 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02274 ,  H01L21/0228

Abstract: プラズマで発生したイオンの、衝突による基板のダメージや処理チャンバ内壁のスパッタによる基板の汚染を大幅に抑制しつつ、高品質な薄膜の形成を可能にする。ミラー磁場(MF)とマイクロ波(MW)とによる電子サイクロトロン共鳴によりプラズマを生成するとともに、ミラー磁場(MF)により所定の閉じ込め領域(PCR)に当該プラズマ(PL)を閉じ込め、閉じ込め領域(PCR)から活性化した中性のラジカルが処理すべきウエハ(W)に選択的に到達するように、閉じ込め領域(PCR)を通過する磁力線を横切る方向(D1,D2)においてウエハ(W)を閉じ込め領域(PCR)に対向させて配置する。

公开(公告)号：JPWO2015141626A1

公开(公告)日：2017-04-06

申请号：JP2015525671

申请日：2015-03-16

Applicant: 株式会社東芝

Inventor： 恒洋 井野 ,  恒洋 井野 ,  章輔 藤井 ,  章輔 藤井 ,  誠治 犬宮 ,  誠治 犬宮

IPC: H01L21/8246 ,  C01G27/02 ,  C23C14/08 ,  H01L21/316 ,  H01L27/105

CPC classification number: H01L27/1159 ,  C23C14/083 ,  G11C11/221 ,  H01L21/02181 ,  H01L21/02266 ,  H01L21/3105 ,  H01L27/11507 ,  H01L27/11514 ,  H01L27/11597 ,  H01L28/40 ,  H01L29/516 ,  H01L29/517 ,  H01L29/78391

Abstract: 実施形態の半導体装置は、第1の導電層と、第2の導電層と、第1の導電層と第2の導電層との間に設けられ、ハフニウム(Hf)と酸素(O)の総和が98原子%以上である酸化ハフニウムの強誘電体膜と、を備える。

公开(公告)号：JP6096902B2

公开(公告)日：2017-03-15

申请号：JP2015525671

申请日：2015-03-16

Applicant: 株式会社東芝

Inventor： 井野 恒洋 ,  藤井 章輔 ,  犬宮 誠治

IPC: H01L27/105 ,  H01L21/316 ,  C23C14/08 ,  C01G27/02 ,  H01L21/8246

CPC classification number: H01L27/1159 ,  C23C14/083 ,  H01L21/02181 ,  H01L21/02266 ,  H01L21/3105 ,  H01L27/11507 ,  H01L27/11514 ,  H01L27/11597 ,  H01L28/40 ,  H01L29/516 ,  H01L29/517 ,  H01L29/78391 ,  G11C11/221