中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

63 records (took 0.029 seconds)

    半導体装置およびその製造方法
    1.
    发明专利
    半導体装置およびその製造方法 有权
    半导体器件及其制造方法

    公开(公告)号：JPWO2014087601A1

    公开(公告)日：2017-01-05

    申请号：JP2014537214

    申请日：2013-11-26

    Applicant: パナソニック株式会社

    Inventor： 康太郎 田中 ,  康太郎 田中 ,  内田　正雄 ,  正雄 内田

    IPC: H01L29/06 ,  H01L21/28 ,  H01L21/329 ,  H01L29/12 ,  H01L29/47 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

    CPC classification number: H01L29/0619 ,  H01L21/02529 ,  H01L21/76202 ,  H01L21/765 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/8083 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872 ,  Y10S438/931

    Abstract: 半導体装置は、第1主面および第2主面を有し、素子領域と、前記第1主面において素子領域を囲む終端領域とを有する第1導電型の炭化珪素層を備え、炭化珪素層は、第1主面に接する第1導電型の第1不純物層と、第1不純物層よりも第2主面側に位置する第1導電型の第2不純物層とを含み、終端領域は、第1主面から所定の深さを有する表層部に、第1不純物層の一部と、第2不純物層の一部と、第1不純物層を突き抜け、第2不純物層に達する第2導電型のリング領域とを含む終端構造とを有し、第1不純物層の不純物濃度は、第2不純物層22の不純物濃度の2倍以上5倍以下であり、第1主面の法線方向からみて、リング領域の内側及び外側に接する位置に、第1不純物層が配置されている。

    Abstract translation: 该半导体器件包括具有第一主表面和第二主表面，其包括一个装置区域，具有在包围所述装置区的终端区中的第一导电类型的碳化硅层，所述第一主表面，碳化硅层 包括与所述第一主表面接触的第一导电型的第一杂质层，比所述第一杂质层和位于第二主表面侧，所述终止区的第一导电类型的第二杂质层， 具有与所述第一主表面一预定深度的表面部分，第一杂质层的一部分，第二杂质层的一部分，贯穿第一杂质层，第二导电型到达第二杂质层 和包括环区域的终端结构中，第一杂质层的杂质浓度比所述第二杂质层22的杂质浓度，它已经从所述第一主表面的法线方向观察的两倍以上的5倍以上 在与内和外环形区域接触的位置，第一杂质层设置。

    半導体装置及び半導体装置の製造方法
    3.
    发明专利
    半導体装置及び半導体装置の製造方法 审中-公开
    半导体器件和半导体器件制造方法

    公开(公告)号：JP2015195288A

    公开(公告)日：2015-11-05

    申请号：JP2014072821

    申请日：2014-03-31

    Applicant: 住友電工デバイス・イノベーション株式会社

    Inventor： 菊池 憲

    IPC: H01L29/778 ,  H01L29/812 ,  H01L21/338

    CPC classification number: H01L21/765 ,  H01L29/401 ,  H01L29/402 ,  H01L29/7787 ,  H01L29/0843 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/42316 ,  H01L29/778

    Abstract: 【課題】フィールドプレートとゲート電極との間に発生する容量を低減できる半導体装置及び半導体装置の製造方法を提供する。 【解決手段】半導体装置の製造方法は、窒化物半導体層3上にゲート電極8、ソース電極6およびドレイン電極7を形成する工程と、ゲート電極8を覆い、ゲート電極8の形状を反映した段差13と、平坦部14とを表面9aに有する絶縁膜9を形成する工程と、絶縁膜9上にマスク20を形成する工程と、段差13の側面13aがその内側に位置し、ゲート電極8の上面8a端部がその外側に位置する形状を備え、その深さ方向に向かって広がるオーバーハング形状を有する開口部20aをマスク20に形成する工程と、マスク20を利用して、段差13の側面13aから平坦部14に向けて延在するフィールドプレート10を形成する工程と、を備える。 【選択図】図1

    Abstract translation: 要解决的问题：提供可以减小场板和栅电极之间形成的电容的半导体器件和半导体器件制造方法。解决方案：一种半导体器件制造方法，包括：形成栅电极8， 源电极6和氮化物半导体层3上的漏电极7; 在表面9a上形成覆盖栅极8并具有与栅电极8和平坦部14的形状相邻的电平差13的绝缘膜9的工序; 在绝缘膜9上形成掩模20的工序; 在掩模20中形成具有水平差13的侧面13a位于开口20a内的形状的开口20a和栅电极8的顶面8a的边缘位于开口20a的外侧的开口20a 并且具有在开口20a的深度方向上扩展的突出形状; 以及通过使用掩模20形成从电平差13的侧面13a向平坦部14延伸的场板10的工序。

    高耐圧半導体装置
    6.
    发明专利
    高耐圧半導体装置 有权
    高压半导体器件

    公开(公告)号：JPWO2013073539A1

    公开(公告)日：2015-04-02

    申请号：JP2013544275

    申请日：2012-11-13

    Applicant: 富士電機株式会社

    Inventor： 将晴 山路 ,  将晴 山路 ,  澄田　仁志 ,  仁志 澄田

    IPC: H01L21/8234 ,  H01L21/822 ,  H01L27/04 ,  H01L27/08 ,  H01L27/088 ,  H01L29/06

    CPC classification number: H01L29/407 ,  H01L21/761 ,  H01L21/765 ,  H01L21/823481 ,  H01L27/088 ,  H01L29/063 ,  H01L29/0878 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/7811 ,  H01L29/7816

    Abstract: 論理回路形成領域を囲むように耐圧領域が形成され、この耐圧領域の一部にレベルシフト用の高耐圧MOSFET(71,72)が形成され、この高耐圧MOSFET(71,72)のドレイン領域と論理回路形成領域との間にp-開口部領域(131)を形成し、このp-開口部領域(131)上に論理回路形成領域に接続される電源の負極側に接続するシールド層(300)を配置する。これにより、高耐圧ICのスイッチング時や長期信頼性において安定した動作ができるレベルシフト回路を有する高耐圧半導体装置を提供することができる。

    Abstract translation: 形成耐压区，从而包围所述逻辑电路形成区域，对于某些电平移位电压区域中的高电压MOSFET（71，72）形成，并且所述高电压MOSFET的漏极区域（71，72） 形成逻辑电路形成区域，所述屏蔽层（300之间的p开口区域（131）到上连接到所述逻辑电路形成区域的电源的负电极侧上的对 - 开口面积（131）连接 ）的地方。 因此，能够提供具有在切换时的电平移位电路能够稳定操作和高耐压IC的长期可靠性高击穿电压的半导体器件。

    Semiconductor device
    10.
    发明专利
    Semiconductor device 有权
    半导体器件

    公开(公告)号：JP2005244077A

    公开(公告)日：2005-09-08

    申请号：JP2004054408

    申请日：2004-02-27

    Applicant: Nec Electronics Corp ,  Necエレクトロニクス株式会社

    Inventor： YAMAMOTO RYOTA ,  NAKASHIBA YASUTAKA

    IPC: H01L21/76 ,  H01L21/761 ,  H01L21/765 ,  H01L21/822 ,  H01L23/58 ,  H01L27/04 ,  H01L29/00 ,  H01L29/06 ,  H01L29/51 ,  H01L29/74 ,  H01L31/111

    CPC classification number: H01L21/765 ,  H01L21/761 ,  H01L29/0619 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor device which comprises a guard ring which can eliminate the need for exclusive reference potential wiring having a great effect of shielding substrate noise. SOLUTION: An insulating film 8 is provided in a region around a circuit region 3 on a P type silicon substrate 1, and a frame-shaped electrode 9 is provided to surround the circuit region 3. A region in the surface of the P type silicon substrate 1 under the electrode 9 is a impurity-nondoped region. A positive power potential V G is applied to the electrode 9, so that the region in the surface of the substrate 1 under the electrode 9 is formed as a depletion layer 10. As a result, substrate noise can be shielded. COPYRIGHT: (C)2005,JPO&NCIPI

    Abstract translation: 要解决的问题：提供一种包括保护环的半导体器件，其可以消除对屏蔽衬底噪声具有很大影响的专用参考电位布线的需要。

    解决方案：在P型硅衬底1上的电路区域3周围的区域中设置绝缘膜8，并且设置框架状电极9以围绕电路区域3。 电极9下方的P型硅衬底1是杂质无掺杂区域。 向电极9施加正电位V G ，使得电极9下方的基板1的表面的区域形成为耗尽层10.结果，基板噪声可以 被屏蔽。 版权所有（C）2005，JPO＆NCIPI

Patent Agency Ranking