公开(公告)号：JP6104575B2

公开(公告)日：2017-03-29

申请号：JP2012260233

申请日：2012-11-28

申请人： 株式会社東芝

发明人： 鈴木 真理子 ,  酒井 忠司 ,  佐久間 尚志 ,  片桐 雅之 ,  山崎 雄一

IPC分类号： H01L29/868 ,  H01L21/336 ,  H01L29/78 ,  H01L21/329 ,  H01L21/338 ,  H01L29/812 ,  H01L29/47 ,  H01L29/872 ,  H01L29/861

CPC分类号： H01L29/1602 ,  H01L21/02376 ,  H01L21/02433 ,  H01L21/02444 ,  H01L21/02494 ,  H01L21/02502 ,  H01L21/02516 ,  H01L21/02527 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/041 ,  H01L21/042 ,  H01L29/045 ,  H01L29/1037 ,  H01L29/36 ,  H01L29/6603 ,  H01L29/66045 ,  H01L29/78 ,  H01L29/8128 ,  H01L29/868 ,  H01L29/872 ,  H01L29/0657 ,  H01L29/4236

公开(公告)号：JP5758796B2

公开(公告)日：2015-08-05

申请号：JP2011284024

申请日：2011-12-26

申请人： クリー インコーポレイテッド ,  CREE INC.

发明人： サプタリッシュ スリラム

IPC分类号： H01L29/812 ,  H01L21/28 ,  H01L29/41 ,  H01L21/338

CPC分类号： H01L29/66856 ,  H01L29/66068 ,  H01L29/812 ,  H01L29/8128 ,  H01L29/1608 ,  H01L29/2003

公开(公告)号：JP5596222B2

公开(公告)日：2014-09-24

申请号：JP2013508883

申请日：2012-04-03

申请人： 株式会社タムラ製作所 ,  株式会社光波

发明人： 慎九郎 佐藤 ,  朗人 倉又 ,  嘉克 森島 ,  和幸 飯塚

IPC分类号： H01L29/24 ,  H01L21/205 ,  H01L21/329 ,  H01L21/331 ,  H01L21/337 ,  H01L21/338 ,  H01L29/06 ,  H01L29/47 ,  H01L29/737 ,  H01L29/808 ,  H01L29/812 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872 ,  H01L33/16 ,  H01L33/32

CPC分类号： H01L29/2003 ,  C23C16/0218 ,  C23C16/0227 ,  C23C16/0272 ,  C23C16/303 ,  C30B25/183 ,  C30B29/403 ,  H01L21/02414 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02576 ,  H01L21/0262 ,  H01L29/267 ,  H01L29/7371 ,  H01L29/7788 ,  H01L29/7789 ,  H01L29/7827 ,  H01L29/8122 ,  H01L29/8128 ,  H01L29/872 ,  H01L33/007 ,  H01L33/12 ,  H01L33/32

公开(公告)号：JP5568559B2

公开(公告)日：2014-08-06

申请号：JP2011528691

申请日：2010-06-23

申请人： ルネサスエレクトロニクス株式会社

发明人： 広信 宮本 ,  康宏 岡本 ,  裕二 安藤 ,  達峰 中山 ,  隆 井上 ,  一樹 大田 ,  一臣 遠藤

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L29/06 ,  H01L29/12 ,  H01L29/786 ,  H01L29/808 ,  H01L29/812

CPC分类号： H01L29/8122 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/7809 ,  H01L29/7812 ,  H01L29/7813 ,  H01L29/8128

公开(公告)号：JP5255743B2

公开(公告)日：2013-08-07

申请号：JP2001582844

申请日：2001-02-15

申请人： クリー インコーポレイテッドCree Inc.

发明人： アレン，スコット・ティー ,  パーマー，ジョン・ダブリュー ,  アルコーン，テレンス・エス

IPC分类号： H01L21/28 ,  H01L21/338 ,  H01L21/04 ,  H01L21/76 ,  H01L29/24 ,  H01L29/417 ,  H01L29/47 ,  H01L29/812

CPC分类号： H01L29/8128 ,  H01L21/7605 ,  H01L29/1608 ,  H01L29/47 ,  H01L29/66068 ,  H01L29/66856 ,  H01L29/812

公开(公告)号：JPWO2010119792A1

公开(公告)日：2012-10-22

申请号：JP2011509265

申请日：2010-04-06

申请人： 住友電気工業株式会社

发明人： 原田　真 ,  真 原田 ,  佐々木　信 ,  信 佐々木 ,  増田　健良 ,  健良 増田

IPC分类号： C30B29/36 ,  C23C16/42 ,  H01L21/20 ,  H01L21/205 ,  H01L21/329 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L27/098 ,  H01L29/12 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812 ,  H01L29/861 ,  H01L29/868

CPC分类号： H01L29/808 ,  B24B7/17 ,  B24B7/228 ,  B24B37/08 ,  B24B37/10 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/0465 ,  H01L29/02 ,  H01L29/045 ,  H01L29/063 ,  H01L29/0657 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813 ,  H01L29/8083 ,  H01L29/812 ,  H01L29/8122 ,  H01L29/8128 ,  H01L29/8611 ,  H01L29/872

摘要： 基板の湾曲による半導体装置の加工精度の劣化を抑制する基板、薄膜付き基板および上記基板を用いて形成された半導体装置、さらに上記半導体装置の製造方法が得られる。本発明における基板(1)は、主表面(1a)の直径が2インチ以上であり、主表面(1a)におけるbowの値が−40μm以上−5μm以下、主表面(1a)におけるwarpの値が5μm以上40μm以下である。基板(1)の、主表面(1a)の表面粗さRaの値が1nm以下、主表面(1b)の表面粗さRaの値が100nm以下であることが好ましい。

公开(公告)号：JP2008071998A

公开(公告)日：2008-03-27

申请号：JP2006250516

申请日：2006-09-15

申请人： Toshiba Corp ,  株式会社東芝

发明人： KAWASAKI HISAO

IPC分类号： H01L21/338 ,  H01L29/06 ,  H01L29/812

CPC分类号： H01L29/8128 ,  H01L29/407

摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device having a field plate electrode capable of fully relaxing the concentration of an electric field to the gate electrode and performing stable operation. SOLUTION: The semiconductor device comprises: a semiconductor substrate having an operating layer on an upper surface; a source electrode provided on the operating layer of the semiconductor substrate; a drain electrode; a gate electrode provided between the source and drain electrodes; and a field plate electrode provided on an insulation film deposited between the gate electrode and the drain electrode. The gate electrode is provided in a gate recess where the gate electrode is provided in the operating layer at least partially. The field plate electrode is provided in a field plate recess where the field plate electrode is provided on the operating layer at least partially while being separated from the gate electrode by a prescribed distance. COPYRIGHT: (C)2008,JPO&INPIT

摘要翻译： 要解决的问题：提供一种具有能够完全放宽对栅电极的电场浓度的场板电极并进行稳定操作的半导体器件。 解决方案：半导体器件包括：在上表面上具有工作层的半导体衬底; 设置在所述半导体基板的工作层上的源电极; 漏电极; 设置在源极和漏极之间的栅电极; 以及设置在沉积在栅电极和漏电极之间的绝缘膜上的场板电极。 栅电极设置在栅极凹部中，栅电极至少部分地设置在工作层中。 场板电极设置在场板凹部中，其中场板电极至少部分地设置在操作层上，同时与栅电极分开预定距离。 版权所有（C）2008，JPO＆INPIT

公开(公告)号：JPS61113281A

公开(公告)日：1986-05-31

申请号：JP23539784

申请日：1984-11-08

申请人： New Japan Radio Co Ltd

发明人： HISAMORI BUNJI

IPC分类号： H01L21/338 ,  H01L29/423 ,  H01L29/812

CPC分类号： H01L29/42316 ,  H01L29/8128

摘要： PURPOSE:To realize the reduction of the gate resistance by increasing the thickness of the gate metal and changing the cross-sectional shape of the gate metal with reference to a method for forming the gate electrode of the GaAs FET which is used in a microwave or millimetric wave area. CONSTITUTION:From the upper portion, a metal 6 such as Al which is to become a gate is formed by, e.g., the vacuum deposition method to a thickness exceeding the depth of a recess 7, and a resist layer 10 is formed by the photoetching method. The resist layer 10 is provided above the recess 7, and it is formed with an area wider than the recess 7 (c). Then, with the resist layer 10 as a mask etching is applied by a well-known method to a metal 8 which is to become a gate (d). Thereafter, when the resist layer 10 is removed, a gate metal 11 is formed (e). By this, the gate metal 11 is not only formed in the recess 7, but formed as a configuration of a large cross section also projecting over the recess 7. Increase in the thickness of the gate metal 8 can be realized, and simultaneously significant increase in the cross-sectional area of the gate metal can be realized by the upper eaves.

摘要翻译： 目的：通过增加栅极金属的厚度和改变栅极金属的横截面形状来实现栅极电阻的降低，参考用于形成微波炉中使用的GaAs FET的栅电极的方法或 毫米波面积。 构成：通过例如真空蒸镀法形成厚度超过凹部7的深度的厚度为Al的成为栅极的金属6，通过光刻法形成抗蚀剂层10 方法。 抗蚀剂层10设置在凹部7的上方，形成有比凹部7（c）宽的区域。 然后，通过公知的方法将作为掩模蚀刻的抗蚀剂层10施加到要成为栅极（d）的金属8上。 此后，当去除抗蚀剂层10时，形成栅极金属11（e）。 由此，栅极金属11不仅形成在凹部7中，而且形成为也突出于凹部7的大截面的构造。可以实现栅极金属8的厚度的增加，同时显着增加 在栅极金属的横截面积可以通过上檐实现。

公开(公告)号：JPS59101876A

公开(公告)日：1984-06-12

申请号：JP21173582

申请日：1982-12-02

申请人： Nec Corp

发明人： SUZUKI KATSUMI

IPC分类号： H01L21/338 ,  H01L29/417 ,  H01L29/812

CPC分类号： H01L29/8128

摘要： PURPOSE:To further improve the characteristic of a high frequency MES-FET by forming a structure wherein a part or the whole part of a gate electrode contacts one side of the part having a gradient as compared with the surface, which corresponds to the side surface of a groove bored into the surface of an active layer. CONSTITUTION:Over the part of the side surface of the groove of a GaAs, a resist layer 15 is patterned, a CVD-SiO2 layer 14 is etched with the resist pattern as a mask, and next a thick resin layer 13 is etched with plasma containing O2 as the main constituent gas. The thick resin layer 13 is over-etched, thus being etched larger than the aperture of the CVD-SiO2 layer 14. Then, a CVD-SiO2 layer 12 is wet-etched, and the surface of an N type low resistant GaAs part 2 is exposed. Also at this time, the CVD-SiO2 layer 12 is made equal to the aperture of the thick resin layer 13 or some larger than it in size. An Al 16 is pattern-formed on the surface of the groove of the N type low resistant GaAs by evaporating Al from above in directional property by resistance heating vapor deposition. The thick resin layer 13 is exfoliated, and thus the upper layer including the resin layer is removed.

摘要翻译： 目的：为了进一步提高高频MES-FET的特性，通过形成一种结构，其中栅电极的一部分或全部与表面相对应的具有梯度的部分的一侧接触，该表面对应于侧表面 凹陷到有源层的表面中的沟槽。 构成：在GaAs的槽的侧面的一部分上，对抗蚀剂层15进行图案化，用抗蚀剂图案作为掩模蚀刻CVD-SiO 2层14，接着用等离子体蚀刻厚树脂层13 含有O2作为主要成分气体。 厚树脂层13被过蚀刻，因此被蚀刻比CVD-SiO 2层14的孔径蚀刻。然后，将CVD-SiO 2层12湿法蚀刻，并且将N型低电阻GaAs部分2的表面 被暴露。 此时，CVD-SiO 2层12的厚度等于厚树脂层13的孔径，或者比其大一些。 通过电阻加热气相沉积在方向性上通过从上方蒸发Al而在N型低电阻GaAs的槽的表面上图案形成Al 16。 剥离厚树脂层13，除去包含树脂层的上层。

公开(公告)号：JP2018037648A

公开(公告)日：2018-03-08

申请号：JP2017127376

申请日：2017-06-29

申请人： インフィネオン テクノロジーズ アーゲー ,  INFINEON TECHNOLOGIES AG

发明人： ラヴェン, ヨハネス ゲオルク ,  マウダー, アントン ,  ラップ, ローラント ,  シュルツェ, ハンス−ヨアヒム ,  シュスターレダー, ヴェルナー

IPC分类号： H01L29/78 ,  H01L29/12 ,  H01L29/739 ,  H01L29/41 ,  H01L21/3065 ,  H01L21/336

CPC分类号： H01L21/2633 ,  H01L21/047 ,  H01L21/0475 ,  H01L21/049 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/28114 ,  H01L21/30621 ,  H01L21/3065 ,  H01L21/67069 ,  H01L29/045 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/8083 ,  H01L29/8128

摘要： 【課題】有向イオンビームによる電極トレンチの形成とトレンチ電極構造を有する半導体素子を提供する。 【解決手段】半導体基板500aのプロセス面101aに対して配向した、中心軸が法線105に対して傾斜角αで傾斜した、ビーム発散角を有するイオンビーム690を用い、平行な複数の電極トレンチ150aを形成する。傾斜角α及びビーム発散角のうちの少なくとも一方はゼロではない。電極トレンチ150aの形成中に、半導体基板500aが、プロセス面101aに平行な方向に沿って動かされる。電極トレンチ150a内に導電電極155が形成され、第1の側壁151が、法線105に対して第1のスロープ角で傾斜し、第1のスロープ角=(α+θ/2)であり、第2の側壁152が、法線105に対して第2のスロープ角で傾斜し、第2のスロープ角=(α−θ/2)である。 【選択図】図2A