中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

104 records (took 0.025 seconds)

    無線モジュール及び無線モジュールの製造方法
    3.
    发明专利
    無線モジュール及び無線モジュールの製造方法 审中-公开
    无线模块的无线模块和制造方法

    公开(公告)号：JP2015198197A

    公开(公告)日：2015-11-09

    申请号：JP2014076269

    申请日：2014-04-02

    Applicant: パナソニックIPマネジメント株式会社

    Inventor： 中村 真木 ,  藤田 卓

    IPC: H05K1/14 ,  H01L25/00

    CPC classification number: H05K1/111 ,  H05K1/0216 ,  H05K1/144 ,  H05K2201/043 ,  H05K2201/09381 ,  H05K2201/09418 ,  H05K2201/09427 ,  H05K2201/10098 ,  H05K2201/10734 ,  H05K2203/041 ,  H05K3/3436 ,  Y02P70/611 ,  Y10T29/4913

    Abstract: 【課題】基板に設けられるパッドに対する導電部材の配置のばらつきを抑制でき、コストを削減できる無線モジュールを提供する。 【解決手段】無線モジュールは、第1基板と、第1基板と対向し、第1基板との対向面に電子部品が実装される第2基板と、第1基板と第2基板とを接続し、第1基板と第2基板との間において信号を伝送する導電部材と、第1基板に配置され、導電部材が接続される第1パッドと、第2基板に配置され、導電部材が接続され、第1パッドと対向し、第1パッドよりも大きい第2パッドと、を備える。 【選択図】図2

    Abstract translation: 要解决的问题：提供一种无线模块，其能够防止导电部件相对于形成在基板上的焊盘的布置的波动，同时降低成本。解决方案：无线模块包括：第一基板; 面对所述第一基板的第二基板，并且具有安装在面向所述第一基板的平面上的电子部件; 连接所述第一基板和所述第二基板的导电构件，以在所述第一基板和所述第二基板之间传输信号; 第一垫，其设置在所述第一基板上，所述导电构件连接到所述第一基板; 以及大于第一焊盘的第二焊盘，其布置在面向第一焊盘的第二基板上并连接到导电部件。

    Laminated chip electronic component, board for mounting the same, and packing unit thereof
    5.
    发明专利
    Laminated chip electronic component, board for mounting the same, and packing unit thereof 有权
    层压电子元件，用于安装的组件及其包装单元

    公开(公告)号：JP2013251522A

    公开(公告)日：2013-12-12

    申请号：JP2012227732

    申请日：2012-10-15

    Applicant: Samsung Electro-Mechanics Co Ltd ,  サムソン エレクトロ−メカニックス カンパニーリミテッド.

    Inventor： AHN YON-GYU ,  PARK SAN-SOO ,  PARK MN-CHOL ,  JEONG SE HWA

    IPC: H01G4/30 ,  H01G4/12

    CPC classification number: H01G4/005 ,  H01G4/30 ,  H05K1/0271 ,  H05K1/111 ,  H05K3/3442 ,  H05K2201/09427 ,  H05K2201/10015 ,  H05K2201/10636 ,  H05K2201/2045 ,  Y02P70/611

    Abstract: PROBLEM TO BE SOLVED: To provide a laminated chip electronic component reduced in acoustic noise.SOLUTION: A laminated chip electronic component according to the present invention includes: a ceramic body including internal electrodes and dielectric layers; external electrodes formed to cover both end portions of the ceramic body in a lengthwise direction; an active layer in which the internal electrodes are disposed in an opposing manner, while having the dielectric layers interposed therebetween, to form capacitance; and upper and lower cover layers formed on upper and lower portions of the active layer in a thickness direction, while the lower portion in the thickness direction has a thickness greater than that of the upper portion. When half of the entire thickness of the ceramic body is defined as A, a thickness of the lower cover layer is defined as B, half of the entire thickness of the active layer is defined as C, and a thickness of the upper cover layer is defined as D, the thickness (D) of the upper cover layer satisfies a range of D≥4 μm, a ratio (B+C)/A in which the central portion of the active layer deviates from the central portion of the ceramic body satisfies a range of 1.063≤(B+C)/A≤1.745.

    Abstract translation: 要解决的问题：提供降低声学噪声的层叠芯片电子部件。解决方案根据本发明的层叠芯片电子部件包括：陶瓷体，其包括内部电极和电介质层; 形成为在长度方向上覆盖陶瓷体的两端部的外部电极; 其中内部电极以相对的方式设置在其间插入电介质层的有源层以形成电容; 以及在厚度方向上在活性层的上部和下部形成的上下层，而厚度方向的下部的厚度大于上部的厚度。 当陶瓷体的整个厚度的一半被定义为A时，下覆盖层的厚度被定义为B，有源层的整个厚度的一半被定义为C，并且上覆盖层的厚度为 定义为D，上覆盖层的厚度（D）满足D≥4μm的范围，活性层的中心部分偏离陶瓷体的中心部分的比率（B + C）/ A 满足1.063≤（B + C）/A≤1.745的范围。

    Laminated chip electronic components, the mounting board and packaging
    6.
    发明专利
    Laminated chip electronic components, the mounting board and packaging 有权
    空值

    公开(公告)号：JP5319007B1

    公开(公告)日：2013-10-16

    申请号：JP2012227732

    申请日：2012-10-15

    Applicant: サムソン エレクトロ−メカニックス カンパニーリミテッド.

    Inventor： アン・ヨン・ギュ ,  パク・サン・ス ,  パク・ミン・チョル ,  ジョン・セ・ファ

    IPC: H01G4/30 ,  H01G4/12

    CPC classification number: H01G4/005 ,  H01G4/30 ,  H05K1/0271 ,  H05K1/111 ,  H05K3/3442 ,  H05K2201/09427 ,  H05K2201/10015 ,  H05K2201/10636 ,  H05K2201/2045 ,  Y02P70/611

    Abstract: 【課題】アコースティックノイズが低減した積層チップ電子部品を提供する。
    【解決手段】本発明による積層チップ電子部品は、内部電極及び誘電体層を含むセラミック本体と、このセラミック本体の長さ方向の両端部を覆うように形成される外部電極と、誘電体層を挟んで内部電極が対向して配置され、容量が形成される活性層と、この活性層の厚さ方向の上部または下部に形成され、厚さ方向の下部が厚さ方向の上部より大きい厚さを有する上部及び下部カバー層と、を含む。 セラミック本体の全体厚さの１／２をＡ、下部カバー層の厚さをＢ、活性層の全体厚さの１／２をＣ、上部カバー層の厚さをＤと規定したときに、上部カバー層の厚さＤはＤ≧４μｍの範囲を満たし、活性層の中心部がセラミック本体の中心部から外れる比率（Ｂ＋Ｃ）／Ａは１．０６３≦（Ｂ＋Ｃ）／Ａ≦１．７４５の範囲を満たす。
    【選択図】図３

    Abstract translation: 层叠芯片电子部件包括：陶瓷体，其包括内部电极和电介质层; 形成为在长度方向上覆盖陶瓷体的两端部的外部电极; 其中内部电极以相对的方式设置在其间插入电介质层的有源层以形成电容; 以及在有源层的厚度方向的上部和下部形成的上部和下部覆盖层，所述下部覆盖层的厚度大于上部覆盖层的厚度。

    Battery pack
    9.
    发明专利
    Battery pack 有权
    电池组

    公开(公告)号：JP2012049105A

    公开(公告)日：2012-03-08

    申请号：JP2011104871

    申请日：2011-05-10

    Applicant: Samsung Sdi Co Ltd ,  三星エスディアイ株式会社

    Inventor： PARK SANG-HUN

    IPC: H01M2/10

    CPC classification number: H05K3/363 ,  H01M2/202 ,  H01M2/22 ,  H01M2/26 ,  H01M10/425 ,  H05K3/3426 ,  H05K2201/09427 ,  H05K2201/10037

    Abstract: PROBLEM TO BE SOLVED: To provide a battery pack capable of enhancing its reliability by lowering the height of a coupled solder portion when at least two unit cells are coupled in series or parallel with a protection circuit module.SOLUTION: The battery pack comprises a unit cell including a bare cell, an electrode tab extended from the bare cell, a circuit board connected electrically with the electrode tab and a conductive lead projecting from the bare cell and connected electrically with the circuit board. The conductive lead includes a base coupled with the circuit board, and an inserting portion projecting from the base and having a recess or a through hole. The inserting portion projects from the base to pass through an open portion of a protection circuit module including an insulating substrate having the opening portion formed in correspondence with the unit cell.

    Abstract translation: 要解决的问题：提供一种当至少两个单电池与保护电路模块串联或并联耦合时，通过降低耦合的焊料部分的高度来提高其可靠性的电池组。 解决方案：电池组包括单元电池，其包括裸电池，从裸电池延伸的电极片，与电极片电连接的电路板和从裸电池突出并与电路电连接的导电引线 板。 导电引线包括与电路板连接的基座和从基座突出并具有凹部或通孔的插入部分。 插入部从基座伸出以通过保护电路模块的开口部分，该保护电路模块包括具有与单元电池对应形成的开口部分的绝缘基板。 版权所有（C）2012，JPO＆INPIT

    Multilayer wiring substrate
    10.
    发明专利
    Multilayer wiring substrate 审中-公开
    多层布线基板

    公开(公告)号：JP2011138868A

    公开(公告)日：2011-07-14

    申请号：JP2009296910

    申请日：2009-12-28

    Applicant: Ngk Spark Plug Co Ltd ,  日本特殊陶業株式会社

    Inventor： ITO TATSUYA ,  SUZUKI TETSUO ,  HANTO TAKUYA ,  MAEDA SHINNOSUKE ,  SUGIMOTO ATSUHIKO ,  HIRANO SATOSHI

    IPC: H05K3/46 ,  H01L23/12 ,  H05K3/34

    CPC classification number: H05K3/4682 ,  H05K1/113 ,  H05K3/4007 ,  H05K2201/094 ,  H05K2201/09427 ,  H05K2201/09472

    Abstract: PROBLEM TO BE SOLVED: To provide a multilayer wiring substrate securely connecting a plurality of different connection objects.
    SOLUTION: The multilayer wiring substrate 10 includes a multilayered wiring lamination portion 30 formed by alternately laminating a plurality of resin insulation layers 21-24 mainly containing the same resin insulation material and a plurality of conductive layers 26. An IC chip connection terminal 41 of which a connection object is an IC chip and a capacitor connection terminal 42 of which a connection object is a chip capacitor are arranged on an upper surface 31 side of the wiring lamination portion 30. Based on a surface of the resin insulation layer 24 as an outermost layer exposed from the upper surface 31 of the wiring lamination portion 30, the capacitor connection terminal 42 is higher than a reference surface and the IC chip connection terminal 41 is lower than the reference surface.
    COPYRIGHT: (C)2011,JPO&INPIT

    Abstract translation: 要解决的问题：提供一种牢固地连接多个不同连接对象的多层布线基板。 解决方案：多层布线基板10包括通过交替层叠主要包含相同树脂绝缘材料的多个树脂绝缘层21-24和多个导电层26而形成的多层布线层叠部分30. IC芯片连接端子 其连接对象为IC芯片41，连接对象为片状电容器的电容器连接端子42配置在布线层叠部30的上表面31侧。基于树脂绝缘层24的表面 作为从布线层叠部30的上表面31露出的最外层，电容器连接端子42比基准面高，IC芯片连接端子41低于基准面。 版权所有（C）2011，JPO＆INPIT

Patent Agency Ranking