利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

272 条记录 (耗时 0.042 秒)

    METHOD AND APPARATUS FOR PLANARIZING GAP-FILLING MATERIAL
    92.
    发明申请
    METHOD AND APPARATUS FOR PLANARIZING GAP-FILLING MATERIAL 有权
    用于平面填充材料的方法和装置

    公开(公告)号：US20080060534A1

    公开(公告)日：2008-03-13

    申请号：US11927779

    申请日：2007-10-30

    申请人： Kuei-Shun Chen ,  Chin-Hsiang Lin ,  T.H. Lin ,  Chia-Hsiang Lin

    发明人： Kuei-Shun Chen ,  Chin-Hsiang Lin ,  T.H. Lin ,  Chia-Hsiang Lin

    IPC分类号： B30B9/00

    CPC分类号： H01L21/76819 ,  H01L21/76808

    摘要： A method an apparatus for fabricating an interconnection structure. A substrate is provided with a dielectric layer thereon. The dielectric layer comprises at least one opening therein. A gap-filling material is applied on the substrate filling the at least one opening. The gap-filling material is planarized using a template to create a substantially planarized surface.

    摘要翻译： 一种用于制造互连结构的装置的方法。 衬底上设置有介电层。 电介质层包括至少一个开口。 在填充至少一个开口的基板上施加间隙填充材料。 间隙填充材料使用模板进行平面化，以形成基本平坦的表面。

    Combined e-beam and optical exposure semiconductor lithography
    94.
    发明授权
    Combined e-beam and optical exposure semiconductor lithography 有权
    组合电子束和光学曝光半导体光刻

    公开(公告)号：US07296245B2

    公开(公告)日：2007-11-13

    申请号：US11080316

    申请日：2005-03-14

    申请人： Chin-Hsiang Lin

    发明人： Chin-Hsiang Lin

    IPC分类号： G06F17/50

    CPC分类号： B82Y10/00 ,  B82Y40/00 ,  G03F7/2022 ,  G03F7/7045 ,  H01J37/3174 ,  H01J2237/31757 ,  H01L21/0274 ,  H01L21/0277

    摘要： Combined e-beam and optical exposure lithography for semiconductor fabrication is disclosed. E-beam direct writing to is employed to create critical dimension (CD) areas of a semiconductor design on a semiconductor wafer. Optical exposure lithography is employed to create non-CD areas of the semiconductor design on the semiconductor CD's of the semiconductor design can also be separated from non-CD's of the semiconductor design prior to employing e-beam direct writing and optical exposure lithography.

    摘要翻译： 公开了用于半导体制造的组合电子束和光学曝光光刻。 电子束直接写入用于在半导体晶片上产生半导体设计的关键尺寸（CD）区域。 在使用电子束直接写入和光学曝光光刻之前，使用光学曝光光刻来在半导体设计的半导体设计上创建非CD区域的半导体设计也可以与半导体设计的非CD分离。

    Line end spacing measurement
    95.
    发明申请
    Line end spacing measurement 有权
    线端距测量

    公开(公告)号：US20070228003A1

    公开(公告)日：2007-10-04

    申请号：US11397464

    申请日：2006-04-04

    申请人： Jiann Huang ,  Anderson Chang ,  Chih-Ming Ke ,  H. J. Lee ,  Chin-Hsiang Lin ,  Tsai-Sheng Gau

    发明人： Jiann Huang ,  Anderson Chang ,  Chih-Ming Ke ,  H. J. Lee ,  Chin-Hsiang Lin ,  Tsai-Sheng Gau

    IPC分类号： C23F1/00 ,  G01L21/30

    CPC分类号： G03F7/70616

    摘要： A method including: providing collinear first and second lines in a mask layer over a substrate, the first line having at one end a first line end and having a first line body adjacent the first line end, and the second line having at one end a second line end and having a second line body adjacent the second line end; measuring line widths of the first line body and the second line body; locating effective line end positions for the first line end based on the line width of the first line body and for the second line end based on the line width of the second line body; and measuring a distance between the effective line end positions, as an effective line end spacing.

    摘要翻译： 一种方法，包括：在衬底上的掩模层中提供共线的第一和第二线，所述第一线在一端具有第一线端并且具有与所述第一线端相邻的第一线体，并且所述第二线在一端具有 第二线端并且具有与第二线端相邻的第二线体; 测量第一线体和第二线体的线宽; 基于第一线体的线宽度和第二线端基于第二线体的线宽来定位用于第一线端的有效线端位置; 并测量有效线端位置之间的距离，作为有效线端间距。

    System and method for photolithography in semiconductor manufacturing
    97.
    发明申请
    System and method for photolithography in semiconductor manufacturing 有权
    半导体制造中的光刻系统和方法

    公开(公告)号：US20070048678A1

    公开(公告)日：2007-03-01

    申请号：US11216658

    申请日：2005-08-31

    申请人： Kuei Chen ,  Chin-Hsiang Lin ,  David Lu

    发明人： Kuei Chen ,  Chin-Hsiang Lin ,  David Lu

    IPC分类号： G03F7/20

    CPC分类号： G03F7/70341 ,  G03F7/203 ,  G03F7/70466

    摘要： A method for producing a pattern on a substrate includes providing at least one exposure of the pattern onto a layer of the substrate by a higher-precision lithography mechanism and providing at least one exposure of the pattern onto a layer of the substrate by a lower-precision lithography mechanism. The exposures can be done in either order, and additional exposures can be included. The higher-precision lithography mechanism can be immersion lithography and the lower-precision lithography mechanism can be dry lithography.

    摘要翻译： 用于在衬底上产生图案的方法包括通过更高精度的光刻机构将图案的至少一次曝光提供到衬底的层上，并且通过较低精度的光刻机提供图案的至少一次曝光到衬底的层上， 精密光刻机制。 曝光可以以任一顺序完成，并可以包括额外的曝光。 高精度光刻机构可以是浸没式光刻技术，较低精度的光刻机构可以是干式光刻技术。

    Method of forming high etch resistant resist patterns
    98.
    发明申请
    Method of forming high etch resistant resist patterns 有权
    形成高耐腐蚀抗蚀剂图案的方法

    公开(公告)号：US20070048675A1

    公开(公告)日：2007-03-01

    申请号：US11209684

    申请日：2005-08-24

    申请人： Ching-Yu Chang ,  Chin-Hsiang Lin

    发明人： Ching-Yu Chang ,  Chin-Hsiang Lin

    IPC分类号： G03F7/26

    CPC分类号： G03F7/40 ,  G03F7/405

    摘要： A method for forming an etch-resistant photoresist pattern on a semiconductor substrate is provided. In one embodiment, a photoresist layer is formed on the substrate. The photoresist layer is exposed and developed to form a photoresist pattern. A polymer-containing layer is formed over the photoresist pattern. The photoresist pattern and the polymer-containing layer are thermally treated so that polymer is substantially diffused into the photoresist pattern thereby enhancing the etch resistance of the photoresist pattern. The polymer-containing layer is thereafter removed.

    摘要翻译： 提供了一种在半导体衬底上形成耐蚀刻光刻胶图案的方法。 在一个实施例中，在基板上形成光致抗蚀剂层。 光致抗蚀剂层被曝光和显影以形成光致抗蚀剂图案。 在光致抗蚀剂图案上形成含聚合物的层。 光致抗蚀剂图案和含聚合物的层被热处理，使得聚合物基本上扩散到光致抗蚀剂图案中，从而增强光致抗蚀剂图案的耐蚀刻性。 然后除去含聚合物的层。

    Progressive self-learning defect review and classification method
    99.
    发明授权
    Progressive self-learning defect review and classification method 有权
    渐进式自学习缺陷评估与分类方法

    公开(公告)号：US07162071B2

    公开(公告)日：2007-01-09

    申请号：US10326499

    申请日：2002-12-20

    申请人： Chang-Cheng Hung ,  Tyng-Hao Hsu ,  Chin-Hsiang Lin ,  Chuan-Yuan Lin ,  Shin-Ying Chen

    发明人： Chang-Cheng Hung ,  Tyng-Hao Hsu ,  Chin-Hsiang Lin ,  Chuan-Yuan Lin ,  Shin-Ying Chen

    IPC分类号： G06K9/00

    CPC分类号： G06T7/001 ,  G06T2207/30148

    摘要： A progressive self-learning (PSL) method is provided for enhancing wafer or mask defect inspection review and classification by identifying a plurality of wafer or mask defects, and by classifying each of the plurality of defects according to an extent of resemblance of each defect. The method having the steps of: performing image processing on a scanned defect image; aligning the scanned defect image with a just-stored digitized defect image; matching the scanned defect image with a just-stored digitized defect image; and classifying the scanned defect image.

    摘要翻译： 提供了一种渐进式自学习（PSL）方法，用于通过识别多个晶片或掩模缺陷以及通过根据每个缺陷的相似程度对每个缺陷进行分类来增强晶片或掩模缺陷检查审查和分类。 该方法具有以下步骤：对扫描的缺陷图像执行图像处理; 将扫描的缺陷图像与刚刚存储的数字化缺陷图像对准; 将扫描的缺陷图像与刚刚存储的数字化缺陷图像进行匹配; 并对扫描的缺陷图像进行分类。

    Novel wafer repair method using direct-writing
    100.
    发明申请
    Novel wafer repair method using direct-writing 有权
    使用直写的新型晶圆修复方法

    公开(公告)号：US20060148109A1

    公开(公告)日：2006-07-06

    申请号：US11029992

    申请日：2005-01-05

    申请人： Chin-Hsiang Lin ,  Burn Lin ,  Tsai-Sheng Gau

    发明人： Chin-Hsiang Lin ,  Burn Lin ,  Tsai-Sheng Gau

    IPC分类号： H01L21/00 ,  G06K9/00

    CPC分类号： G03F7/7065 ,  G03F7/70383 ,  H01L22/22 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A method of wafer repairing comprises identifying locations and patterns of defective regions in a semiconductor wafer; communicating the locations and patterns of defective regions to a direct-writing tool; forming a photoresist layer on the semiconductor wafer; locally exposing the photoresist layer within the defective regions using an energy beam; developing the photoresist layer on the semiconductor wafer; and wafer-processing the semiconductor wafer under the photoresist layer after exposing and developing.

    摘要翻译： 晶片修复的方法包括识别半导体晶片中的缺陷区域的位置和图案; 将缺陷区域的位置和图案传送到直写工具; 在半导体晶片上形成光致抗蚀剂层; 使用能量束将缺陷区域内的光致抗蚀剂层局部曝光; 在半导体晶片上显影光致抗蚀剂层; 并在曝光和显影之后将光致抗蚀剂层下方的半导体晶片进行晶片处理。