公开(公告)号：US08193559B2

公开(公告)日：2012-06-05

申请号：US13081642

申请日：2011-04-07

申请人： Oliver Haeberlen ,  Walter Rieger ,  Martin Vielemeyer ,  Lutz Goergens ,  Martin Poelzl ,  Milko Paolucci ,  Johannes Schoiswohl ,  Joachim Krumrey ,  Sonja Krumrey, legal representative

发明人： Oliver Haeberlen ,  Walter Rieger ,  Martin Vielemeyer ,  Lutz Goergens ,  Martin Poelzl ,  Milko Paolucci ,  Johannes Schoiswohl ,  Joachim Krumrey

IPC分类号： H01L29/66

CPC分类号： H01L23/495 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L21/823814 ,  H01L21/823871 ,  H01L21/823885 ,  H01L23/492 ,  H01L23/49524 ,  H01L23/49562 ,  H01L24/40 ,  H01L24/41 ,  H01L24/48 ,  H01L24/73 ,  H01L27/088 ,  H01L27/092 ,  H01L27/0922 ,  H01L28/40 ,  H01L29/04 ,  H01L29/0653 ,  H01L29/0856 ,  H01L29/407 ,  H01L29/41 ,  H01L29/41741 ,  H01L29/4175 ,  H01L29/41766 ,  H01L29/66734 ,  H01L29/7803 ,  H01L29/7806 ,  H01L29/7809 ,  H01L29/781 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7835 ,  H01L2224/40247 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73219 ,  H01L2224/73221 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13064 ,  H01L2924/13091 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2224/37099

摘要： One aspect is monolithic semiconductor switches and method for manufacturing. One embodiment provides a semiconductor die with a first n-type channel FET and a second n-type channel FET. A source of the first n-type channel FET and a drain of the second n-type channel FET are electrically coupled to at least one contact area at a first side of the semiconductor die, respectively. A drain of the first n-type channel FET, a gate of the first n-type channel FET, a source of the second n-type channel FET and the gate of the second n-type channel FET are electrically coupled to contact areas at a second side of the semiconductor die opposite to the first side, respectively. The contact areas of the drain of the first n-type channel FET, of the gate of the first n-type channel FET, of the source of the second n-type channel FET and of the gate of the second n-type channel FET are electrically separated from each other, respectively.

摘要翻译： 一个方面是单片半导体开关和制造方法。 一个实施例提供具有第一n型沟道FET和第二n型沟道FET的半导体管芯。 第一n型沟道FET的源极和第二n型沟道FET的漏极分别电耦合到半导体管芯的第一侧的至少一个接触区域。 第一n型沟道FET的漏极，第一n型沟道FET的栅极，第二n型沟道FET的源极和第二n型沟道FET的栅极电耦合到接触区域 半导体管芯的与第一侧相对的第二侧。 第一n型沟道FET的漏极，第一n型沟道FET的栅极，第二n型沟道FET的源极和第二n型沟道FET的栅极的接触面积 分别电分离。

公开(公告)号：US20120025303A1

公开(公告)日：2012-02-02

申请号：US13270253

申请日：2011-10-11

申请人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlen ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

发明人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlen ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

IPC分类号： H01L29/78 ,  H01L21/31

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/42376 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： In one embodiment, a field effect transistor has a semiconductor body, a drift region of a first conductivity type and a gate electrode. At least one trench extends into the drift region. A field plate is arranged at least in a portion of the at least one trench. A dielectric material at least partially surrounds both the gate electrode and the field plate. The field plate includes a first semiconducting material.

摘要翻译： 在一个实施例中，场效应晶体管具有半导体本体，第一导电类型的漂移区和栅电极。 至少一个沟槽延伸到漂移区域中。 至少在所述至少一个沟槽的一部分中布置场板。 绝缘材料至少部分地围绕栅电极和场板两者。 场板包括第一半导体材料。

公开(公告)号：US07091573B2

公开(公告)日：2006-08-15

申请号：US10666228

申请日：2003-09-18

申请人： Franz Hirler ,  Jenoe Tihanyi ,  Ralf Henninger ,  Joachim Krumrey ,  Martin Poelzl ,  Walter Rieger

发明人： Franz Hirler ,  Jenoe Tihanyi ,  Ralf Henninger ,  Joachim Krumrey ,  Martin Poelzl ,  Walter Rieger

IPC分类号： H01L29/00 ,  H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/42376

摘要： The power transistor has a trench cell in a semiconductor body. A lower edge of the gate electrode has a profile which is not horizontal, i.e., not planar with respect to the field electrode.

摘要翻译： 功率晶体管在半导体本体中具有沟槽单元。 栅电极的下边缘具有不是水平的轮廓，即相对于场电极不是平面的。

公开(公告)号：US20130075724A1

公开(公告)日：2013-03-28

申请号：US13241627

申请日：2011-09-23

申请人： Franz Hirler ,  Walter Rieger ,  Lutz Goergens ,  Helmut Angerer ,  Gianmauro Pozzovivo ,  Markus Zundel

发明人： Franz Hirler ,  Walter Rieger ,  Lutz Goergens ,  Helmut Angerer ,  Gianmauro Pozzovivo ,  Markus Zundel

IPC分类号： H01L29/20

CPC分类号： B82Y10/00 ,  H01L27/0617 ,  H01L27/22 ,  H01L29/7787 ,  H01L43/065

摘要： A semiconductor arrangement includes a semiconductor body and a semiconductor device, the semiconductor device including first and second load terminals arranged distant to each other in a first direction of the semiconductor body and a load path arranged in the semiconductor body between the first and second load terminals. The semiconductor arrangement further includes at least one Hall sensor arranged in the semiconductor body distant to the semiconductor device in a second direction perpendicular to the first direction. The Hall sensor includes two current supply terminals and two measurement terminals.

摘要翻译： 半导体装置包括半导体本体和半导体器件，所述半导体器件包括在所述半导体本体的第一方向上彼此远离布置的第一和第二负载端子以及布置在所述半导体本体中的所述第一和第二负载端子之间的负载路径 。 半导体装置还包括至少一个霍尔传感器，该霍尔传感器在垂直于第一方向的第二方向上布置在远离半导体器件的半导体本体中。 霍尔传感器包括两个电源端子和两个测量端子。

公开(公告)号：US20110147796A1

公开(公告)日：2011-06-23

申请号：US12641130

申请日：2009-12-17

申请人： Oliver Haeberlen ,  Walter Rieger ,  Christoph Kadow ,  Markus Zundel

发明人： Oliver Haeberlen ,  Walter Rieger ,  Christoph Kadow ,  Markus Zundel

IPC分类号： H01L29/778 ,  H01L21/762 ,  H01L21/02 ,  H01L21/20

CPC分类号： H01L21/4871 ,  H01L21/76879 ,  H01L29/0626 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor device including a metal carrier substrate. Above the carrier substrate a first semiconductor layer of Alx1Gay1Inz1N (x1+y1+z1=1, x1≧0, y1≧0, z1≧0) is formed. A second semiconductor layer of Alx2Gay2Inz2N (x2+y2+z2=1, x2>x1, y2≧0, z2≧0) is arranged on the first semiconductor layer and a gate region is arranged on the second semiconductor layer. The semiconductor device furthermore includes a source region and a drain region, wherein one of these regions is electrically coupled to the metal carrier substrate and includes a conductive region extending through the first semiconductor layer.

摘要翻译： 包括金属载体基板的半导体装置。 在载体基板上形成Al x1Gay1Inz1N（x1 + y1 + z1 = 1，x1≥0，y1≥0，z1≥0）的第一半导体层。 Alx2Gay2Inz2N（x2 + y2 + z2 = 1，x2> x1，y2≥0，z2≥0）的第二半导体层布置在第一半导体层上，并且在第二半导体层上布置栅极区。 该半导体器件还包括源极区和漏极区，其中这些区中的一个电耦合到金属载体衬底并且包括延伸穿过第一半导体层的导电区。

公开(公告)号：US07851349B2

公开(公告)日：2010-12-14

申请号：US11527743

申请日：2006-09-26

申请人： Walter Rieger ,  Paul Ganitzer ,  Oliver Haeberlen ,  Franz Hirler ,  Markus Zundel ,  Rudolf Zelsacher ,  Erwin Bacher

发明人： Walter Rieger ,  Paul Ganitzer ,  Oliver Haeberlen ,  Franz Hirler ,  Markus Zundel ,  Rudolf Zelsacher ,  Erwin Bacher

IPC分类号： H01L21/283

CPC分类号： H01L29/7813 ,  H01L21/26586 ,  H01L29/086 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397

摘要： A method for producing a connection electrode for a first semiconductor zone and a second semiconductor zone includes producing a trench extending through the first semiconductor zone right into the second semiconductor zone in such a way that the first semiconductor zone is uncovered at sidewalls of the trench and the second semiconductor zone is uncovered at least at a bottom of the trench. The method also includes applying a protective layer to a first one of the first and second semiconductor zones in the trench, and producing a first connection zone in the second of the two semiconductor zones, which is not covered by the protective layer. The method further includes depositing an electrode layer at least onto the sidewalls and the bottom of the trench for the purpose of producing the connection electrode.

摘要翻译： 一种用于制造用于第一半导体区和第二半导体区的连接电极的方法包括制造在第二半导体区内延伸通过第一半导体区的沟槽，使得第一半导体区未被覆盖在沟槽的侧壁处， 至少在沟槽的底部露出第二半导体区域。 该方法还包括向沟槽中的第一和第二半导体区域中的第一个施加保护层，并且在两个半导体区域中的第二个半导体区域中产生未被保护层覆盖的第一连接区域。 该方法还包括至少将电极层沉积到沟槽的侧壁和底部上，以产生连接电极。

公开(公告)号：US20080265427A1

公开(公告)日：2008-10-30

申请号：US12112588

申请日：2008-04-30

申请人： Franz Hirler ,  Walter Rieger ,  Uwe Schmalzbauer ,  Rudolf Zelsacher ,  Markus Zundel

发明人： Franz Hirler ,  Walter Rieger ,  Uwe Schmalzbauer ,  Rudolf Zelsacher ,  Markus Zundel

IPC分类号： H01L23/528 ,  H01L21/768

CPC分类号： H01L29/7813 ,  H01L21/743 ,  H01L23/535 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/7811 ,  H01L2924/0002 ,  H01L2924/00

摘要： An anchoring structure for a metal structure of a semiconductor device includes an anchoring recess structure having at least one overhanging side wall, the metal structure being at least partly arranged within the anchoring recess structure.

摘要翻译： 用于半导体器件的金属结构的锚定结构包括具有至少一个悬垂侧壁的锚固凹槽结构，金属结构至少部分地布置在锚定凹槽结构内。

公开(公告)号：US08564061B2

公开(公告)日：2013-10-22

申请号：US11132151

申请日：2005-05-18

申请人： Walter Rieger ,  Franz Hirler ,  Martin Poelzl ,  Manfred Kotek

发明人： Walter Rieger ,  Franz Hirler ,  Martin Poelzl ,  Manfred Kotek

IPC分类号： H01L29/66

CPC分类号： H01L23/481 ,  H01L21/76838 ,  H01L21/76895 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device has elongate plug structures extending in the lateral direction. The plug structures serve as electrical lines in order to enable locally defined lateral current flows within the cell array, within edge regions or logic regions of the semiconductor device.

摘要翻译： 半导体器件具有沿横向方向延伸的细长插塞结构。 插塞结构用作电线，以便能够在半导体器件的边缘区域或逻辑区域内的电池阵列内局部限定的横向电流流动。

公开(公告)号：US08362551B2

公开(公告)日：2013-01-29

申请号：US13270253

申请日：2011-10-11

申请人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlein ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

发明人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlein ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/42376 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： In one embodiment, a field effect transistor has a semiconductor body, a drift region of a first conductivity type and a gate electrode. At least one trench extends into the drift region. A field plate is arranged at least in a portion of the at least one trench. A dielectric material at least partially surrounds both the gate electrode and the field plate. The field plate includes a first semiconducting material.

摘要翻译： 在一个实施例中，场效应晶体管具有半导体本体，第一导电类型的漂移区和栅电极。 至少一个沟槽延伸到漂移区域中。 至少在所述至少一个沟槽的一部分中布置场板。 绝缘材料至少部分地围绕栅电极和场板两者。 场板包括第一半导体材料。

公开(公告)号：US20100270612A1

公开(公告)日：2010-10-28

申请号：US12834000

申请日：2010-07-11

申请人： Martin Poelzl ,  Walter Rieger

发明人： Martin Poelzl ,  Walter Rieger

IPC分类号： H01L29/78

CPC分类号： H01L29/7813 ,  H01L29/0865 ,  H01L29/0869 ,  H01L29/407 ,  H01L29/66719 ,  H01L29/66734 ,  H01L29/7805

摘要： A method for producing a vertical transistor component includes providing a semiconductor substrate, applying an auxiliary layer to the semiconductor substrate, and patterning the auxiliary layer for the purpose of producing at least one trench which extends as far as the semiconductor substrate and which has opposite sidewalls. The method further includes producing a monocrystalline semiconductor layer on at least one of the sidewalls of the trench, producing an electrode insulated from the monocrystalline semiconductor layer on the at least one sidewall of the trench and the semiconductor substrate.

摘要翻译： 一种用于制造垂直晶体管组件的方法包括提供半导体衬底，向半导体衬底施加辅助层，并且为了产生至少一个延伸至半导体衬底并且具有相对侧壁的沟槽的目的来构图辅助层 。 该方法还包括在沟槽的至少一个侧壁上制造单晶半导体层，产生与沟槽和半导体衬底的至少一个侧壁上的单晶半导体层绝缘的电极。