公开(公告)号：US07091573B2

公开(公告)日：2006-08-15

申请号：US10666228

申请日：2003-09-18

申请人： Franz Hirler ,  Jenoe Tihanyi ,  Ralf Henninger ,  Joachim Krumrey ,  Martin Poelzl ,  Walter Rieger

发明人： Franz Hirler ,  Jenoe Tihanyi ,  Ralf Henninger ,  Joachim Krumrey ,  Martin Poelzl ,  Walter Rieger

IPC分类号： H01L29/00 ,  H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/42376

摘要： The power transistor has a trench cell in a semiconductor body. A lower edge of the gate electrode has a profile which is not horizontal, i.e., not planar with respect to the field electrode.

摘要翻译： 功率晶体管在半导体本体中具有沟槽单元。 栅电极的下边缘具有不是水平的轮廓，即相对于场电极不是平面的。

公开(公告)号：US06690062B2

公开(公告)日：2004-02-10

申请号：US10391997

申请日：2003-03-19

申请人： Ralf Henninger ,  Franz Hirler ,  Joachim Krumrey ,  Walter Rieger ,  Martin Poelzl

发明人： Ralf Henninger ,  Franz Hirler ,  Joachim Krumrey ,  Walter Rieger ,  Martin Poelzl

IPC分类号： H01L2976

CPC分类号： H01L29/7811 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/7813

摘要： The switching behavior of a transistor configuration is improved by providing a shielding electrode in an edge region. The shielding electrode surrounds at least sections of an active cell array. The capacitance between an edge gate structure and a drain zone and hence the gate-drain capacitance CGD of the transistor configuration is reduced by the shielding electrode located in the edge region.

摘要翻译： 通过在边缘区域中设置屏蔽电极来改善晶体管配置的开关行为。 屏蔽电极至少围绕有源电池阵列的一部分。 边缘栅极结构和漏极区之间的电容以及晶体管结构的栅极 - 漏极电容CGD被位于边缘区域中的屏蔽电极减小。

公开(公告)号：US06806533B2

公开(公告)日：2004-10-19

申请号：US10402872

申请日：2003-03-28

申请人： Ralf Henninger ,  Franz Hirler ,  Joachim Krumrey ,  Markus Zundel ,  Walter Rieger ,  Martin Pölzl

发明人： Ralf Henninger ,  Franz Hirler ,  Joachim Krumrey ,  Markus Zundel ,  Walter Rieger ,  Martin Pölzl

IPC分类号： H01L2972

CPC分类号： H01L29/7813 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/7811

摘要： A semiconductor component has a cell array formed in a semiconductor body with a number of identical transistor cells and at least one edge cell formed at an edge of the cell array. Each of the transistor cells has a control electrode, which is formed in a trench, and the edge cell has a field plate, which is formed in a trench, with a distance between the trench of the edge cell and the trench of the immediately adjacent transistor cell being less than the distance between a trench of a transistor cell and the trench of an immediately adjacent transistor cell in the cell array.

摘要翻译： 半导体元件具有形成在具有多个相同晶体管单元的半导体本体中的单元阵列和形成在单元阵列的边缘处的至少一个边沿单元。 每个晶体管单元具有形成在沟槽中的控制电极，并且边缘单元具有形成在沟槽中的场板，边缘电池的沟槽与紧邻的沟槽之间的距离 晶体管单元小于晶体管单元的沟槽与单元阵列中紧邻的晶体管单元的沟槽之间的距离。

公开(公告)号：US20120025303A1

公开(公告)日：2012-02-02

申请号：US13270253

申请日：2011-10-11

申请人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlen ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

发明人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlen ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

IPC分类号： H01L29/78 ,  H01L21/31

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/42376 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： In one embodiment, a field effect transistor has a semiconductor body, a drift region of a first conductivity type and a gate electrode. At least one trench extends into the drift region. A field plate is arranged at least in a portion of the at least one trench. A dielectric material at least partially surrounds both the gate electrode and the field plate. The field plate includes a first semiconducting material.

摘要翻译： 在一个实施例中，场效应晶体管具有半导体本体，第一导电类型的漂移区和栅电极。 至少一个沟槽延伸到漂移区域中。 至少在所述至少一个沟槽的一部分中布置场板。 绝缘材料至少部分地围绕栅电极和场板两者。 场板包括第一半导体材料。

公开(公告)号：US07005351B2

公开(公告)日：2006-02-28

申请号：US10392024

申请日：2003-03-19

申请人： Ralf Henninger ,  Franz Hirler ,  Joachim Krumrey ,  Walter Rieger ,  Martin Pölzl ,  Heimo Hofer

发明人： Ralf Henninger ,  Franz Hirler ,  Joachim Krumrey ,  Walter Rieger ,  Martin Pölzl ,  Heimo Hofer

IPC分类号： H01L21/336

CPC分类号： H01L29/7811 ,  H01L29/402 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/7813

摘要： A method for fabricating a transistor configuration including at least one trench transistor cell has a gate electrode and a field electrode disposed in a trench below the gate electrode. The trenches are formed in a semiconductor substrate. A drift zone, a channel zone, and a source zone are in each case provided in the semiconductor substrate. According to the invention, the source zone and/or the channel zone are formed at the earliest after the introduction of the trenches into the semiconductor substrate by implantation and diffusion.

摘要翻译： 制造包括至少一个沟槽晶体管单元的晶体管配置的方法具有设置在栅电极下方的沟槽中的栅电极和场电极。 沟槽形成在半导体衬底中。 在半导体衬底中设置漂移区，沟道区和源极区。 根据本发明，在通过注入和扩散将沟槽引入半导体衬底之后，最初形成源极区和/或沟道区。

公开(公告)号：US08044459B2

公开(公告)日：2011-10-25

申请号：US12268182

申请日：2008-11-10

申请人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlen ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

发明人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlen ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/42376 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： In one embodiment, a field effect transistor has a semiconductor body, a drift region of a first conductivity type and a gate electrode. At least one trench extends into the drift region. A field plate is arranged at least in a portion of the at least one trench. A dielectric material at least partially surrounds both the gate electrode and the field plate. The field plate includes a first semiconducting material.

摘要翻译： 在一个实施例中，场效应晶体管具有半导体本体，第一导电类型的漂移区和栅电极。 至少一个沟槽延伸到漂移区域中。 至少在所述至少一个沟槽的一部分中布置场板。 绝缘材料至少部分地围绕栅电极和场板两者。 场板包括第一半导体材料。

公开(公告)号：US06891223B2

公开(公告)日：2005-05-10

申请号：US10392025

申请日：2003-03-19

申请人： Joachim Krumrey ,  Franz Hirler ,  Ralf Henninger ,  Martin Pölzl ,  Walter Rieger

发明人： Joachim Krumrey ,  Franz Hirler ,  Ralf Henninger ,  Martin Pölzl ,  Walter Rieger

IPC分类号： H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/78 ,  H01L29/76

CPC分类号： H01L29/7813 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/7811

摘要： Transistor configurations have trench transistor cells disposed along trenches in a semiconductor substrate with two or more electrode structures disposed in the trenches, and also metallizations are disposed above a substrate surface of the semiconductor substrate. The trenches extend into an inactive edge region of the transistor configuration and an electrically conductive connection between the electrode structures and corresponding metallizations are provided in the edge region.

摘要翻译： 晶体管配置具有沿半导体衬底中的沟槽设置的沟槽晶体管单元，其中设置在沟槽中的两个或多个电极结构，并且金属化设置在半导体衬底的衬底表面上方。 沟槽延伸到晶体管配置的无源边缘区域，并且在边缘区域中提供电极结构和相应的金属化之间的导电连接。

公开(公告)号：US08362551B2

公开(公告)日：2013-01-29

申请号：US13270253

申请日：2011-10-11

申请人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlein ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

发明人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlein ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/42376 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： In one embodiment, a field effect transistor has a semiconductor body, a drift region of a first conductivity type and a gate electrode. At least one trench extends into the drift region. A field plate is arranged at least in a portion of the at least one trench. A dielectric material at least partially surrounds both the gate electrode and the field plate. The field plate includes a first semiconducting material.

摘要翻译： 在一个实施例中，场效应晶体管具有半导体本体，第一导电类型的漂移区和栅电极。 至少一个沟槽延伸到漂移区域中。 至少在所述至少一个沟槽的一部分中布置场板。 绝缘材料至少部分地围绕栅电极和场板两者。 场板包括第一半导体材料。

公开(公告)号：US20100117144A1

公开(公告)日：2010-05-13

申请号：US12268182

申请日：2008-11-10

申请人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlen ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

发明人： Franz Hirler ,  Walter Rieger ,  Andrew Wood ,  Mathias Born ,  Ralf Siemieniec ,  Jan Ropohl ,  Martin Poelzl ,  Oliver Blank ,  Uli Hiller ,  Oliver Haeberlen ,  Rudolf Zelsacher ,  Maximilian Roesch ,  Joachim Krumrey

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L29/407 ,  H01L29/42376 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： In one embodiment, a field effect transistor has a semiconductor body, a drift region of a first conductivity type and a gate electrode. At least one trench extends into the drift region. A field plate is arranged at least in a portion of the at least one trench. A dielectric material at least partially surrounds both the gate electrode and the field plate. The field plate includes a first semiconducting material.

摘要翻译： 在一个实施例中，场效应晶体管具有半导体本体，第一导电类型的漂移区和栅电极。 至少一个沟槽延伸到漂移区域中。 至少在所述至少一个沟槽的一部分中布置场板。 绝缘材料至少部分地围绕栅电极和场板两者。 场板包括第一半导体材料。

公开(公告)号：US08193559B2

公开(公告)日：2012-06-05

申请号：US13081642

申请日：2011-04-07

申请人： Oliver Haeberlen ,  Walter Rieger ,  Martin Vielemeyer ,  Lutz Goergens ,  Martin Poelzl ,  Milko Paolucci ,  Johannes Schoiswohl ,  Joachim Krumrey ,  Sonja Krumrey, legal representative

发明人： Oliver Haeberlen ,  Walter Rieger ,  Martin Vielemeyer ,  Lutz Goergens ,  Martin Poelzl ,  Milko Paolucci ,  Johannes Schoiswohl ,  Joachim Krumrey

IPC分类号： H01L29/66

CPC分类号： H01L23/495 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L21/823814 ,  H01L21/823871 ,  H01L21/823885 ,  H01L23/492 ,  H01L23/49524 ,  H01L23/49562 ,  H01L24/40 ,  H01L24/41 ,  H01L24/48 ,  H01L24/73 ,  H01L27/088 ,  H01L27/092 ,  H01L27/0922 ,  H01L28/40 ,  H01L29/04 ,  H01L29/0653 ,  H01L29/0856 ,  H01L29/407 ,  H01L29/41 ,  H01L29/41741 ,  H01L29/4175 ,  H01L29/41766 ,  H01L29/66734 ,  H01L29/7803 ,  H01L29/7806 ,  H01L29/7809 ,  H01L29/781 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7835 ,  H01L2224/40247 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73219 ,  H01L2224/73221 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13064 ,  H01L2924/13091 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2224/37099

摘要： One aspect is monolithic semiconductor switches and method for manufacturing. One embodiment provides a semiconductor die with a first n-type channel FET and a second n-type channel FET. A source of the first n-type channel FET and a drain of the second n-type channel FET are electrically coupled to at least one contact area at a first side of the semiconductor die, respectively. A drain of the first n-type channel FET, a gate of the first n-type channel FET, a source of the second n-type channel FET and the gate of the second n-type channel FET are electrically coupled to contact areas at a second side of the semiconductor die opposite to the first side, respectively. The contact areas of the drain of the first n-type channel FET, of the gate of the first n-type channel FET, of the source of the second n-type channel FET and of the gate of the second n-type channel FET are electrically separated from each other, respectively.

摘要翻译： 一个方面是单片半导体开关和制造方法。 一个实施例提供具有第一n型沟道FET和第二n型沟道FET的半导体管芯。 第一n型沟道FET的源极和第二n型沟道FET的漏极分别电耦合到半导体管芯的第一侧的至少一个接触区域。 第一n型沟道FET的漏极，第一n型沟道FET的栅极，第二n型沟道FET的源极和第二n型沟道FET的栅极电耦合到接触区域 半导体管芯的与第一侧相对的第二侧。 第一n型沟道FET的漏极，第一n型沟道FET的栅极，第二n型沟道FET的源极和第二n型沟道FET的栅极的接触面积 分别电分离。