公开(公告)号：US20090072319A1

公开(公告)日：2009-03-19

申请号：US11917608

申请日：2006-06-14

申请人： Jan Sonsky ,  Anco Heringa

发明人： Jan Sonsky ,  Anco Heringa

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7824 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0886 ,  H01L29/7835 ,  H01L29/78624 ,  H01L29/861

摘要： A semiconductor device includes at least one active component (18) having a p-n junction (26) on the semiconductor substrate in an active region (19) of the semiconductor substrate (4). A shallow trench isolation pattern is used to form a plurality of longitudinally extending shallow trenches (12) containing insulator (14). These trenches define a plurality of longitudinal active stripes (10) between the shallow trenches (12). The shallow trench isolation depth (dsπ) is greater than the junction depth (dsO of the longitudinal active stripes and the width (wsO of the active stripes (10) is less than the depletion length (ldepi) of the p-n junction.

摘要翻译： 半导体器件包括在半导体衬底（4）的有源区（19）中的半导体衬底上具有p-n结（26）的至少一个有源元件（18）。 浅沟槽隔离图案用于形成包含绝缘体（14）的多个纵向延伸的浅沟槽（12）。 这些沟槽在浅沟槽（12）之间限定多个纵向有源条纹（10）。 浅沟槽隔离深度（dspi）大于结深度（纵向有源条纹的dsO）和有源条纹（10）的宽度（wsO）小于p-n结的耗尽长度（ldepi）。

公开(公告)号：US20080261358A1

公开(公告)日：2008-10-23

申请号：US11815763

申请日：2006-02-06

申请人： Jan Sonsky

发明人： Jan Sonsky

IPC分类号： H01L21/336

CPC分类号： H01L29/7825 ,  H01L21/26506 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/3083 ,  H01L21/3247 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/407 ,  H01L29/4175 ,  H01L29/66681 ,  H01L29/7816 ,  H01L29/7824

摘要： A method of manufacturing a lateral semiconductor device comprising a semiconductor body (2) having top and bottom major surfaces (2a, 2b), the body including a drain drift region (6a) of a first conductivity type. The method includes the steps of forming a vertical access trench (20) in the semiconductor body which extends from its top major surface (2a) and has a bottom and sidewalls; forming at least one horizontal trench (16) extending within the drain drift region (6a) which extends from a sidewall of the vertical trench (20) in the finished device; and forming a RESURF inducing structure (22) extending within the at least one horizontal trench. In this way, vertically separated lateral RESURF inducing structures are formed without encountering problems associated with known techniques for forming RESURF structures.

摘要翻译： 一种制造横向半导体器件的方法，包括具有顶部和底部主表面（2a，2b）的半导体本体（2），该主体包括第一导电类型的漏极漂移区（6a）。 该方法包括以下步骤：在半导体本体中形成从其顶部主表面（2a）延伸并具有底部和侧壁的垂直存取沟槽（20）; 形成在所述漏极漂移区域（6a）内延伸的至少一个水平沟槽（16），所述水平沟槽从所述垂直沟槽（20）的侧壁延伸到所述成品设备中; 以及形成在所述至少一个水平沟槽内延伸的RESURF诱导结构（22）。 以这种方式，形成垂直分离的横向RESURF诱导结构，而不会遇到与用于形成RESURF结构的已知技术相关的问题。

公开(公告)号：US08541267B2

公开(公告)日：2013-09-24

申请号：US12933414

申请日：2009-03-20

申请人： Jan Sonsky ,  Anco Heringa

发明人： Jan Sonsky ,  Anco Heringa

IPC分类号： H01L21/00 ,  H01L21/84 ,  H01L21/336 ,  H01L29/66

CPC分类号： H01L29/66795 ,  H01L29/785

摘要： The present invention relates to a method for fabricating a FinFET on a substrate. The method comprises providing a substrate with an active semiconductor layer on an insulator layer, and concurrently fabricating trench isolation regions in the active semiconductor layer for electrically isolating different active regions in the active semiconductor layer from each other, and trench gate-isolation regions in the active semiconductor layer for electrically isolating at least one gate region of the FinFET in the active semiconductor layer from a fin-shaped channel region of the FinFET in the active semiconductor layer.

摘要翻译： 本发明涉及一种在衬底上制造FinFET的方法。 该方法包括在绝缘体层上提供具有有源半导体层的衬底，并且同时制造有源半导体层中的沟槽隔离区，用于将有源半导体层中的不同有源区彼此电隔离，以及沟槽栅极隔离区 有源半导体层，用于将有源半导体层中的FinFET的至少一个栅极区域与有源半导体层中的FinFET的鳍状沟道区电隔离。

公开(公告)号：US08390077B2

公开(公告)日：2013-03-05

申请号：US13561710

申请日：2012-07-30

申请人： Jan Sonsky ,  Anco Heringa

发明人： Jan Sonsky ,  Anco Heringa

IPC分类号： H01L27/088

CPC分类号： H01L21/823412 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823493

摘要： A semiconductor device includes a semiconductor substrate having a first portion and a second portion and a first transistor of a first type formed in the first portion of the substrate, the first transistor being operable at a first voltage, and the first transistor including a doped channel region of a second type opposite of the first type. The semiconductor device also includes a second transistor of the second type formed in the second portion of the substrate, the second transistor being operable at a second voltage greater than the first voltage, the second transistor including an extended doped feature of the second type. Further, the semiconductor device includes a well of the first type in the semiconductor substrate under a gate of the second transistor, wherein the well does not extend directly under the extended doped feature and the extended doped feature does not extend directly under the well.

摘要翻译： 半导体器件包括具有第一部分和第二部分的半导体衬底和形成在衬底的第一部分中的第一类型的第一晶体管，第一晶体管可在第一电压下操作，并且第一晶体管包括掺杂沟道 与第一类型相反的第二类型的区域。 半导体器件还包括形成在衬底的第二部分中的第二类型的第二晶体管，第二晶体管可操作在大于第一电压的第二电压，第二晶体管包括第二类型的延伸掺杂特征。 此外，半导体器件包括在第二晶体管的栅极下的半导体衬底中的第一类型的阱，其中阱不直接在扩展掺杂特征下延伸，并且扩展掺杂特征不直接在阱下面延伸。

公开(公告)号：US08373227B2

公开(公告)日：2013-02-12

申请号：US13124219

申请日：2009-10-06

申请人： Jan Sonsky ,  Anco Heringa

发明人： Jan Sonsky ,  Anco Heringa

IPC分类号： H01L29/66 ,  H01L21/76

CPC分类号： H01L29/7835 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/42364 ,  H01L29/4238 ,  H01L29/66659

摘要： A semiconductor device comprises a substrate including a first region and a second region of a first conductivity type and a third region between the first and second regions of a second conductivity type opposite to the first conductivity type, and being covered by a dielectric layer. A plurality of trenches laterally extend between the third and second region, are filled with an insulating material, and are separated by active stripes with a doping profile having a depth not exceeding the depth of the trenches wherein each trench terminates before reaching the dielectric layer and is separated from the third region by a substrate portion such that the respective boundaries between the substrate portions and the trenches are not covered by the dielectric layer. A method for manufacturing such a semiconductor device is also disclosed.

摘要翻译： 一种半导体器件包括：衬底，其包括第一导电类型的第一区域和第二区域，以及位于与第一导电类型相反的第二导电类型的第一和第二区域之间并被电介质层覆盖的第三区域。 在第三和第二区域之间横向延伸的多个沟槽被绝缘材料填充，并且被具有深度不超过沟槽深度的掺杂分布的有源条带分离，其中每个沟槽在到达介电层之前终止， 通过衬底部分与第三区域分离，使得衬底部分和沟槽之间的相应边界不被电介质层覆盖。 还公开了一种制造这种半导体器件的方法。

公开(公告)号：US07919364B2

公开(公告)日：2011-04-05

申请号：US12307800

申请日：2007-07-09

申请人： Jan Sonsky ,  Gerben Doornbos

发明人： Jan Sonsky ,  Gerben Doornbos

IPC分类号： H01L21/332

CPC分类号： H01L29/785 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/6681

摘要： A FinFET and methods for its manufacture are provided. The method of the invention provides an elegant process for manufacturing FinFETs with separated gates. It is compatible with a wide range of dielectric materials and gate electrode materials, providing that the gate electrode material(s) can be deposited conformally. Provision of at least one upstanding structure (or “dummy fin”) (40) on each side of the fin (4) serves to locally increase the thickness of the gate electrode material layer (70). In particular, as the shortest distance between each upstanding structure (40) and the respective side of the fin (4) is arranged in accordance with the invention to be less than twice the thickness of the conformal layer, the thickness of the gate electrode material layer (70) all the way across this distance between each upstanding structure (40) and the fin (4) is increased relative to that over planar regions of the substrate (2). Thus, following an anisotropic etch to remove gate electrode material (70) overlying the fin (4), some material nevertheless remains between the upstanding structures and the fin. Thus, an enlarged area of gate electrode material is formed for use as a gate contact pad.

摘要翻译： 提供了FinFET及其制造方法。 本发明的方法提供了用于制造具有分离栅极的FinFET的优雅工艺。 与各种介电材料和栅极电极材料兼容，只要栅电极材料可以保形地沉积。 在翅片（4）的每一侧上设置至少一个直立结构（或“虚拟翅片”）（40）用于局部增加栅电极材料层（70）的厚度。 特别地，由于根据本发明将每个直立结构（40）和翅片（4）的相应侧之间的最短距离布置成小于共形层的厚度的两倍，所以栅电极材料的厚度 在每个直立结构（40）和翅片（4）之间的整个距离上的层（70）相对于衬底（2）的平坦平面区域增加。 因此，在各向异性蚀刻之后，除去覆盖翅片（4）的栅极电极材料（70）之后，仍然存在一些材料保持在直立结构和翅片之间。 因此，形成用作栅极接触焊盘的栅电极材料的放大面积。

公开(公告)号：US20110006369A1

公开(公告)日：2011-01-13

申请号：US12933414

申请日：2009-03-20

申请人： Jan Sonsky ,  Anco Heringa

发明人： Jan Sonsky ,  Anco Heringa

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L29/66795 ,  H01L29/785

摘要： The present invention relates to a method for fabricating a FinFET on a substrate. The method comprises providing a substrate with an active semiconductor layer on an insulator layer, and concurrently fabricating trench isolation regions in the active semiconductor layer for electrically isolating different active regions in the active semiconductor layer from each other, and trench gate-isolation regions in the active semiconductor layer for electrically isolating at least one gate region of the FinFET in the active semiconductor layer from a fin-shaped channel region of the FinFET in the active semiconductor layer.

摘要翻译： 本发明涉及一种在衬底上制造FinFET的方法。 该方法包括在绝缘体层上提供具有有源半导体层的衬底，并且同时制造有源半导体层中的沟槽隔离区，用于将有源半导体层中的不同有源区彼此电隔离，以及沟槽栅极隔离区 有源半导体层，用于将有源半导体层中的FinFET的至少一个栅极区域与有源半导体层中的FinFET的鳍状沟道区电隔离。

公开(公告)号：US07714292B2

公开(公告)日：2010-05-11

申请号：US12162999

申请日：2007-01-17

申请人： Prabhat Agarwal ,  Jan Sonsky ,  Lasse Juhana Kauppinen

发明人： Prabhat Agarwal ,  Jan Sonsky ,  Lasse Juhana Kauppinen

IPC分类号： G01T1/24

CPC分类号： H01L27/14658 ,  H01L27/1464 ,  H01L27/14683 ,  H01L31/107

摘要： A avalanche mode photodiode array (102) is fabricated using a silicon on insulator wafer and substrate transfer process. The array includes a plurality of photodiodes (100). The photodiodes (100) include an electrically insulative layer (206), a depletion region (204), and first (208) and second (210) doped regions. An interconnection layer (212) includes electrodes (214, 216) which provides electrical connections to the photodiodes. The photodiode array (102) is carried by a handle wafer (217).

摘要翻译： 使用绝缘体上硅晶片和衬底转移工艺制造雪崩模式光电二极管阵列（102）。 阵列包括多个光电二极管（100）。 光电二极管（100）包括电绝缘层（206），耗尽区（204）以及第一（208）和第二（210）掺杂区。 互连层（212）包括提供到光电二极管的电连接的电极（214,216）。 光电二极管阵列（102）由处理晶片（217）承载。

公开(公告)号：US07671390B2

公开(公告)日：2010-03-02

申请号：US11628130

申请日：2005-05-25

申请人： Jan Sonsky ,  Erwin A. Hijzen ,  Michael A. A. In 'T Zandt

发明人： Jan Sonsky ,  Erwin A. Hijzen ,  Michael A. A. In 'T Zandt

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L29/00

CPC分类号： H01L21/76264 ,  H01L21/76895 ,  H01L29/0653 ,  H01L29/404 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/7816 ,  H01L29/7824 ,  H01L29/7835

摘要： A semiconductor device is formed with a lower field plate (32) and optional lateral field plates (34) around semiconductor (20) in which devices are formed, for example power FETs or other transistor or diode types. The semiconductor device is manufactured by forming trenches with insulated sidewalls, etching cavities (26) at the base of the trenches which join up and then filling the trenches with conductor (30).

摘要翻译： 半导体器件形成有下部场板（32）和围绕其形成器件的半导体（20）周围的可选的横向场板（34），例如功率FET或其它晶体管或二极管类型。 通过形成具有绝缘侧壁的沟槽来制造半导体器件，在沟槽的基部处的蚀刻腔（26），其连接起来，然后用导体（30）填充沟槽。

公开(公告)号：US20070246754A1

公开(公告)日：2007-10-25

申请号：US11628130

申请日：2005-05-25

申请人： Jan Sonsky ,  Erwin Hijzen ,  Michael In 'T Zandt

发明人： Jan Sonsky ,  Erwin Hijzen ,  Michael In 'T Zandt

IPC分类号： H01L21/762 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC分类号： H01L21/76264 ,  H01L21/76895 ,  H01L29/0653 ,  H01L29/404 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/7816 ,  H01L29/7824 ,  H01L29/7835

摘要： A semiconductor device is formed with a lower field plate (32) and optional lateral field plates (34) around semiconductor (20) in which devices are formed, for example power FETs or other transistor or diode types. The semiconductor device is manufactured by forming trenches with insulated sidewalls, etching cavities (26) at the base of the trenches which join up and then filling the trenches with conductor (30).

摘要翻译： 半导体器件形成有下部场板（32）和围绕其形成器件的半导体（20）周围的可选的横向场板（34），例如功率FET或其它晶体管或二极管类型。 通过形成具有绝缘侧壁的沟槽来制造半导体器件，在沟槽的基部处的蚀刻腔（26），其连接起来，然后用导体（30）填充沟槽。