利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

100 条记录 (耗时 0.025 秒)

    Semiconductor Device Made by Using a Laser Anneal to Incorporate Stress into a Channel Region
    22.
    发明申请
    Semiconductor Device Made by Using a Laser Anneal to Incorporate Stress into a Channel Region 有权
    使用激光退火制造的半导体器件将应力引入通道区域

    公开(公告)号：US20090065880A1

    公开(公告)日：2009-03-12

    申请号：US11853328

    申请日：2007-09-11

    申请人： Amitabh Jain ,  Manoj Mehrotra

    发明人： Amitabh Jain ,  Manoj Mehrotra

    IPC分类号： H01L29/94 ,  H01L21/336

    CPC分类号： H01L21/823807 ,  H01L21/26506 ,  H01L21/268 ,  H01L21/28044 ,  H01L29/6656 ,  H01L29/7843 ,  H01L29/7845

    摘要： In one aspect there is provided a method of manufacturing a semiconductor device comprising forming gate electrodes over a semiconductor substrate, forming source/drains adjacent the gate electrodes, depositing a stress inducing layer over the gate electrodes. A laser anneal is conducted on at least the gate electrodes subsequent to depositing the stress inducing layer at a temperature of at least about 1100° C. for a period of time of at least about 300 microseconds, and the semiconductor device is subjected to a thermal anneal subsequent to conducting the laser anneal.

    摘要翻译： 在一个方面，提供一种制造半导体器件的方法，包括在半导体衬底上形成栅电极，在栅电极附近形成源极/漏极，在栅电极上沉积应力诱导层。 在至少约1100℃的温度下沉积应力诱导层至少约300微秒的时间之后，至少在栅电极上进行激光退火，并且半导体器件经受热 在进行激光退火之后退火。

    Source/drain extension implant process for use with short time anneals
    23.
    发明授权
    Source/drain extension implant process for use with short time anneals 有权
    源/漏扩展植入过程用于短时间退火

    公开(公告)号：US07297605B2

    公开(公告)日：2007-11-20

    申请号：US10842308

    申请日：2004-05-10

    申请人： Amitabh Jain ,  Gordon Pollack

    发明人： Amitabh Jain ,  Gordon Pollack

    IPC分类号： H01L21/336 ,  H01L21/425

    CPC分类号： H01L21/26586 ,  H01L21/324 ,  H01L21/823814 ,  H01L29/6659 ,  H01L29/7833

    摘要： The present invention provides, in one embodiment, a process for fabricating a metal oxide semiconductor (MOS) device (100). The process includes forming a gate (120) on a substrate (105) and forming a source/drain extension (160) in the substrate (105). Forming the source/drain extension (160) comprises an abnormal-angled dopant implantation (135) and a dopant implantation (145). The abnormal-angled dopant implantation (135) uses a first acceleration energy and tilt angle of greater than about zero degrees. The dopant implantation (145) uses a second acceleration energy that is higher than the first acceleration energy. The process also includes performing an ultrahigh high temperature anneal of the substrate (105), wherein a portion (170) of the source/drain extension (160) is under the gate (120).

    摘要翻译： 本发明在一个实施例中提供一种用于制造金属氧化物半导体（MOS）器件（100）的工艺。 该方法包括在衬底（105）上形成栅极（120）并在衬底（105）中形成源极/漏极延伸部分（160）。 形成源极/漏极延伸部分（160）包括异常倾斜的掺杂剂注入（135）和掺杂剂注入（145）。 异常倾斜的掺杂剂注入（135）使用大于约零度的第一加速能量和倾斜角。 掺杂剂注入（145）使用高于第一加速能量的第二加速能量。 该工艺还包括执行衬底（105）的超高温退火，其中源极/漏极延伸部（160）的部分（170）在栅极（120）下方。

    Source drain and extension dopant concentration
    26.
    发明申请
    Source drain and extension dopant concentration 审中-公开
    源极漏极和延伸掺杂剂浓度

    公开(公告)号：US20050189660A1

    公开(公告)日：2005-09-01

    申请号：US10858644

    申请日：2004-06-02

    申请人： Haowen Bu ,  Amitabh Jain ,  Wayne Bather ,  Stephanie Butler

    发明人： Haowen Bu ,  Amitabh Jain ,  Wayne Bather ,  Stephanie Butler

    IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/76 ,  H01L21/338

    CPC分类号： H01L29/6659 ,  H01L29/6656 ,  H01L29/7833

    摘要： A method of forming a semiconductor device includes forming one or more sidewall spacer layers on the outer surface of a gate stack. At least one region of an at least partially formed semiconductor device is doped. First and second sidewall bodies are formed on opposing sides of the gate stack. The formation of the first and second sidewall bodies includes forming a first sidewall-forming layer on the outward surface of the gate stack and the sidewall spacer layers, exposing the semiconductor device to a heating cycle in a single wafer reactor, and forming a second sidewall-forming layer on the outward surface of the first sidewall-forming layer. The formation of the second sidewall-forming layer occurs in an environment that substantially minimizes dopant loss and deactivation in the at least one region of the partially formed semiconductor device.

    摘要翻译： 形成半导体器件的方法包括在栅叠层的外表面上形成一个或多个侧壁间隔层。 至少部分形成的半导体器件的至少一个区域被掺杂。 第一和第二侧壁体形成在栅极堆叠的相对侧上。 第一和第二侧壁体的形成包括在栅极堆叠的外表面和侧壁间隔层上形成第一侧壁形成层，将半导体器件暴露于单个晶片反应器中的加热循环，以及形成第二侧壁 在第一侧壁形成层的外表面上形成层。 第二侧壁形成层的形成发生在基本上最小化部分形成的半导体器件的至少一个区域中的掺杂剂损失和失活的环境中。

    Source drain and extension dopant concentration
    29.
    发明授权
    Source drain and extension dopant concentration 有权
    源极漏极和延伸掺杂剂浓度

    公开(公告)号：US06812073B2

    公开(公告)日：2004-11-02

    申请号：US10316468

    申请日：2002-12-10

    申请人： Haowen Bu ,  Amitabh Jain ,  Wayne A. Bather ,  Stephanie Watts Butler

    发明人： Haowen Bu ,  Amitabh Jain ,  Wayne A. Bather ,  Stephanie Watts Butler

    IPC分类号： H01L2100

    CPC分类号： H01L29/6659 ,  H01L29/6656 ,  H01L29/7833

    摘要： A method of forming a semiconductor device includes forming one or more sidewall spacer layers on the outer surface of a gate stack. At least one region of an at least partially formed semiconductor device is doped. First and second sidewall bodies are formed on opposing sides of the gate stack. The formation of the first and second sidewall bodies includes forming a first sidewall-forming layer on the outward surface of the gate stack and the sidewall spacer layers, exposing the semiconductor device to a heating cycle in a single wafer reactor, and forming a second sidewall-forming layer on the outward surface of the first sidewall-forming layer. The formation of the second sidewall-forming layer occurs in an environment that substantially minimizes dopant loss and deactivation in the at least one region of the partially formed semiconductor device.

    摘要翻译： 形成半导体器件的方法包括在栅叠层的外表面上形成一个或多个侧壁间隔层。 至少部分形成的半导体器件的至少一个区域被掺杂。 第一和第二侧壁体形成在栅极堆叠的相对侧上。 第一和第二侧壁体的形成包括在栅极堆叠的外表面和侧壁间隔层上形成第一侧壁形成层，将半导体器件暴露于单个晶片反应器中的加热循环，以及形成第二侧壁 在第一侧壁形成层的外表面上形成层。 第二侧壁形成层的形成发生在基本上最小化部分形成的半导体器件的至少一个区域中的掺杂剂损失和失活的环境中。