公开(公告)号：US06709982B1

公开(公告)日：2004-03-23

申请号：US10303702

申请日：2002-11-26

申请人： Matthew S. Buynoski ,  Judy Xilin An ,  Haihong Wang ,  Bin Yu

发明人： Matthew S. Buynoski ,  Judy Xilin An ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L21311

CPC分类号： H01L29/785 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/32139 ,  H01L29/66795

摘要： A method for forming a group of structures in a semiconductor device includes forming a conductive layer on a substrate, where the conductive layer includes a conductive material, and forming an oxide layer over the conductive layer. The method further includes etching at least one opening in the oxide layer, filling the at least one opening with the conductive material, etching the conductive material to form spacers along sidewalls of the at least one opening, and removing the oxide layer and a portion of the conductive layer to form the group of structures.

摘要翻译： 一种在半导体器件中形成一组结构的方法包括在基底上形成导电层，其中导电层包括导电材料，并在导电层上形成氧化物层。 该方法还包括蚀刻氧化物层中的至少一个开口，用导电材料填充至少一个开口，蚀刻导电材料以在至少一个开口的侧壁上形成间隔物，并且去除氧化物层和一部分 导电层形成一组结构。

公开(公告)号：US07259425B2

公开(公告)日：2007-08-21

申请号：US10348911

申请日：2003-01-23

申请人： Judy Xilin An ,  Haihong Wang ,  Bin Yu

发明人： Judy Xilin An ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L29/72

CPC分类号： H01L29/785 ,  H01L29/42384 ,  H01L29/66545 ,  H01L29/66795

摘要： A triple gate metal-oxide semiconductor field-effect transistor (MOSFET) includes a fin structure, a first gate formed adjacent a first side of the fin structure, a second gate formed adjacent a second side of the fin structure opposite the first side, and a top gate formed on top of the fin structure. A gate around MOSFET includes multiple fins, a first sidewall gate structure formed adjacent one of the fins, a second sidewall gate structure formed adjacent another one of the fins, a top gate structure formed on one or more of the fins, and a bottom gate structure formed under one or more of the fins.

摘要翻译： 三栅极金属氧化物半导体场效应晶体管（MOSFET）包括翅片结构，邻近翅片结构的第一侧形成的第一栅极，与第一侧相对的翅片结构的第二侧附近形成的第二栅极，以及 形成在鳍结构顶部的顶门。 MOSFET周围的栅极包括多个散热片，邻近其中一个翅片形成的第一侧壁栅极结构，邻近另一个鳍片形成的第二侧壁栅极结构，形成在一个或多个翅片上的顶部栅极结构，以及底部栅极 在一个或多个翅片下形成的结构。

公开(公告)号：US06706571B1

公开(公告)日：2004-03-16

申请号：US10274951

申请日：2002-10-22

申请人： Bin Yu ,  Judy Xilin An ,  Cyrus E. Tabery ,  Haihong Wang

发明人： Bin Yu ,  Judy Xilin An ,  Cyrus E. Tabery ,  Haihong Wang

IPC分类号： H01L2100

CPC分类号： H01L29/785 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/78684

摘要： A method of forming multiple structures in a semiconductor device includes depositing a film over a conductive layer, etching a trench in a portion of the film and forming adjacent the sidewalls of the trench. The film may then be etched, followed by an of the conductive layer to form the structures.

摘要翻译： 在半导体器件中形成多个结构的方法包括在导电层上沉积膜，蚀刻膜的一部分中的沟槽并且形成在沟槽的侧壁附近。 然后可以对该膜进行蚀刻，然后进行导电层的形成以形成结构。

公开(公告)号：US06765303B1

公开(公告)日：2004-07-20

申请号：US10429697

申请日：2003-05-06

申请人： Zoran Krivokapic ,  Judy Xilin An ,  Matthew S. Buynoski

发明人： Zoran Krivokapic ,  Judy Xilin An ,  Matthew S. Buynoski

IPC分类号： H01L2711

CPC分类号： B82Y10/00 ,  G11C11/412 ,  H01L27/11 ,  H01L29/66818 ,  H01L29/785 ,  Y10S257/903

摘要： A SRAM cell includes a single FinFET and two resonant tunnel diodes. The FinFet has multiple channel regions formed from separate fins. The resonant tunnel diodes may be formed from FinFET type fins. In particular, the resonant diodes may includes a thin, undoped silicon region surrounded by a dielectric. The SRAM cell is small and provides fast read/write access times.

摘要翻译： SRAM单元包括单个FinFET和两个谐振隧道二极管。 FinFet具有由独立翅片形成的多个通道区域。 谐振隧道二极管可以由FinFET型鳍形成。 特别地，谐振二极管可以包括由电介质围绕的薄的未掺杂的硅区域。 SRAM单元很小，并提供快速的读/写访问时间。

公开(公告)号：US5985726A

公开(公告)日：1999-11-16

申请号：US187635

申请日：1998-11-06

申请人： Bin Yu ,  Judy Xilin An

发明人： Bin Yu ,  Judy Xilin An

IPC分类号： H01L21/336 ,  H01L29/10

CPC分类号： H01L29/66492 ,  H01L29/1083 ,  H01L29/66545 ,  H01L29/6659

摘要： A method of fabricating an integrated circuit with ultra-shallow source/drain junctions utilizes a dummy or sacrificial gate structure. Dopants are provided through the openings associated with sacrificial spacers to form the source and drain extensions. The openings can be filled with spacers The process can be utilized for P-channel or N-channel metal oxide field semiconductor effect transistors (MOSFETS).

摘要翻译： 制造具有超浅源极/漏极结的集成电路的方法利用虚拟或牺牲栅极结构。 通过与牺牲间隔物相关联的开口提供掺杂剂以形成源极和漏极扩展。 开口可以填充间隔物该工艺可用于P沟道或N沟道金属氧化物半导体效应晶体管（MOSFET）。

公开(公告)号：US06445042B1

公开(公告)日：2002-09-03

申请号：US09687992

申请日：2000-10-13

申请人： Bin Yu ,  Judy Xilin An

发明人： Bin Yu ,  Judy Xilin An

IPC分类号： H01L2976

CPC分类号： H01L29/6659 ,  G01N21/9501 ,  G01R31/307 ,  G01R31/311 ,  H01J37/21 ,  H01J2237/2817 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/7834 ,  Y10S257/90 ,  Y10S977/869 ,  Y10S977/881 ,  Y10S977/901 ,  Y10S977/954

摘要： An improved semiconductor device, such as a MOSFET with raised source/drain extensions on a substrate with isolation trenches etched into the surface of the substrate . The device has thin first dielectric spacers on the side of a gate and gate oxide and extend from the top of the gate to the surface of the substrate. Raised source/drain extensions are placed on the surface of a substrate, which extend from the first dielectric spacers to the isolation trenches. Thicker second dielectric spacers are placed adjacent to the first dielectric spacers and extend from the top of the first dielectric spacers to the raised source/drain extensions. Raised source/drain regions are placed on the raised source/drain extensions, and extend from the isolation trenches to the second dielectric spacers. The semiconductor device has very shallow source drain extensions which result in a reduced short channel effect.

摘要翻译： 改进的半导体器件，例如在衬底上具有升高的源极/漏极延伸的MOSFET，其具有蚀刻到衬底的表面中的隔离沟槽。 该器件在栅极和栅极氧化物一侧具有薄的第一介电间隔物，并从栅极的顶部延伸到衬底的表面。 引出的源极/漏极延伸部被放置在从第一电介质间隔物延伸到隔离沟槽的衬底的表面上。 更厚的第二电介质间隔物被放置成与第一电介质间隔物相邻并且从第一介电间隔物的顶部延伸到升高的源极/漏极延伸部分。 升高的源极/漏极区域放置在凸起的源极/漏极延伸部上，并且从隔离沟槽延伸到第二电介质间隔物。 半导体器件具有非常浅的源极漏极延伸，导致短沟道效应降低。

公开(公告)号：US06265256B1

公开(公告)日：2001-07-24

申请号：US09156238

申请日：1998-09-17

申请人： Judy Xilin An ,  Bin Yu ,  Yowjuang W. Liu

发明人： Judy Xilin An ,  Bin Yu ,  Yowjuang W. Liu

IPC分类号： H01L218238

CPC分类号： H01L29/66545 ,  H01L21/28123 ,  H01L21/823468 ,  H01L29/6659

摘要： A method for making a ULSI MOSFET includes establishing a gate void in a field oxide layer above a silicon substrate, after source and drain regions with associated source and drain extensions have been established in the substrate. A gate electrode is deposited in the void and gate spacers are likewise deposited in the void on the sides of the gate electrode, such that the gate electrode is spaced from the walls of the void. The spacers, not the gate electrode, are located above the source/drain extensions, such that fringe coupling between the gate electrode and the source and drain extensions is suppressed.

摘要翻译： 制造ULSI MOSFET的方法包括：在衬底中建立具有相关源极和漏极延伸部分的源极和漏极区域之后，在硅衬底上的场氧化物层中建立栅极空隙。 栅电极沉积在空隙中，并且栅极间隔物同样沉积在栅电极的侧面上的空隙中，使得栅电极与空隙的壁间隔开。 间隔件而不是栅电极位于源极/漏极延伸部上方，从而抑制栅极电极和源极和漏极延伸部之间的边缘耦合。

公开(公告)号：US06853020B1

公开(公告)日：2005-02-08

申请号：US10290330

申请日：2002-11-08

申请人： Bin Yu ,  Judy Xilin An

发明人： Bin Yu ,  Judy Xilin An

IPC分类号： H01L21/265 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786 ,  H01L29/80

CPC分类号： H01L29/785 ,  H01L21/26586 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/7856 ,  H01L29/78684 ,  Y10S257/90

摘要： A double-gate semiconductor device includes a substrate, an insulating layer, a fin and two gates. The insulating layer is formed on the substrate and the fin is formed on the insulating layer. A first gate is formed on the insulating layer and is located on one side of the fin. A portion of the first gate includes conductive material doped with an n-type dopant. The second gate is formed on the insulating layer and is located on the opposite side of the fin as the first gate. A portion of the second gate includes conductive material doped with a p-type dopant.

摘要翻译： 双栅半导体器件包括衬底，绝缘层，鳍和两个栅极。 绝缘层形成在基板上，并且鳍形成在绝缘层上。 第一栅极形成在绝缘层上并且位于鳍的一侧。 第一栅极的一部分包括掺杂有n型掺杂剂的导电材料。 第二栅极形成在绝缘层上，并且位于作为第一栅极的鳍片的相对侧上。 第二栅极的一部分包括掺杂有p型掺杂剂的导电材料。

公开(公告)号：US06765227B1

公开(公告)日：2004-07-20

申请号：US10116791

申请日：2002-04-04

申请人： Bin Yu ,  William G. En ,  Judy Xilin An ,  Concetta E. Riccobene

发明人： Bin Yu ,  William G. En ,  Judy Xilin An ,  Concetta E. Riccobene

IPC分类号： H01L2906

CPC分类号： H01L29/66742 ,  H01L21/76256 ,  H01L29/1054 ,  H01L29/78687 ,  Y10S438/977

摘要： A semiconductor-on-insulator (SOI) wafer. The wafer includes a silicon substrate, a buried oxide (BOX) layer disposed on the substrate, and an active layer disposed on the box layer. The active layer has an upper silicon layer disposed on a silicon-germanium layer. The silicon-germanium layer is disposed on a lower silicon layer. The silicon-germanium of the silicon-germanium layer is strained silicon-germanium and is about 200 Å to about 400 Å thick.

摘要翻译： 绝缘体上半导体（SOI）晶片。 晶片包括硅衬底，设置在衬底上的掩埋氧化物（BOX）层和设置在盒层上的有源层。 有源层具有设置在硅 - 锗层上的上硅层。 硅 - 锗层设置在下硅层上。 硅 - 锗层的硅 - 锗是应变的硅 - 锗，并且是大约至大约400埃。

公开(公告)号：US06716686B1

公开(公告)日：2004-04-06

申请号：US10613997

申请日：2003-07-08

申请人： Matthew S. Buynoski ,  Judy Xilin An ,  Bin Yu

发明人： Matthew S. Buynoski ,  Judy Xilin An ,  Bin Yu

IPC分类号： H01L2100

CPC分类号： H01L29/785 ,  H01L29/42384 ,  H01L29/66795 ,  H01L29/78603 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for forming one or more FinFET devices includes forming a source region and a drain region in an oxide layer, where the oxide layer is disposed on a substrate, and etching the oxide layer between the source region and the drain region to form a group of oxide walls and channels for a first device. The method further includes depositing a connector material over the oxide walls and channels for the first device, forming a gate mask for the first device, removing the connector material from the channels, depositing channel material in the channels for the first device, forming a gate dielectric for first device over the channels, depositing a gate material over the gate dielectric for the first device, and patterning and etching the gate material to form at least one gate electrode for the first device.

摘要翻译： 用于形成一个或多个FinFET器件的方法包括在氧化物层中形成源极区域和漏极区域，其中氧化物层设置在衬底上，并且蚀刻源极区域和漏极区域之间的氧化物层以形成基团 的第一装置的氧化物壁和通道。 该方法还包括在第一器件的氧化物壁和通道上沉积连接器材料，形成用于第一器件的栅极掩模，从通道移除连接器材料，将沟道材料沉积在第一器件的通道中，形成栅极 在沟道上的第一器件的电介质，在第一器件的栅极电介质上沉积栅极材料，以及图案化和蚀刻栅极材料以形成用于第一器件的至少一个栅电极。