公开(公告)号：US08729519B2

公开(公告)日：2014-05-20

申请号：US13658676

申请日：2012-10-23

申请人： Micron Technology, Inc.

发明人： Andrea Redaelli ,  Agostino Pirovano

IPC分类号： H01L29/02

CPC分类号： H01L45/06 ,  H01L27/2445 ,  H01L45/00 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/144

摘要： Some embodiments include memory constructions having a plurality of bands between top and bottom electrically conductive materials. The bands include chalcogenide bands alternating with non-chalcogenide bands. In some embodiments, there may be least two of the chalcogenide bands and at least one of the non-chalcogenide bands. In some embodiments, the memory cells may be between a pair of electrodes; with one of the electrodes being configured as a lance, angled plate, container or beam. In some embodiments, the memory cells may be electrically coupled with select devices, such as, for example, diodes, field effect transistors or bipolar junction transistors.

摘要翻译： 一些实施例包括在顶部和底部导电材料之间具有多个带的记忆结构。 这些带包括与非硫属化物带交替的硫属化物带。 在一些实施方案中，可以存在至少两个硫族化物带和至少一个非硫族化物带。 在一些实施例中，存储器单元可以在一对电极之间; 其中一个电极被配置为喷枪，倾斜板，容器或梁。 在一些实施例中，存储器单元可以与诸如二极管，场效应晶体管或双极结型晶体管的选择器件电耦合。

公开(公告)号：US20140014946A1

公开(公告)日：2014-01-16

申请号：US13929094

申请日：2013-06-27

申请人： MICRON TECHNOLOGY, INC.

发明人： Sandhu Gurtej ,  Bhaskar Srinivasan

IPC分类号： H01L29/24

CPC分类号： H01L29/24 ,  H01L27/24 ,  H01L45/00

摘要： A diode and memory device including the diode, where the diode includes a conductive portion and another portion formed of a first material that has characteristics allowing a first decrease in a resistivity of the material upon application of a voltage to the material, thereby allowing current to flow there through, and has further characteristics allowing a second decrease in the resistivity of the first material in response to an increase in temperature of the first material.

摘要翻译： 包括二极管的二极管和存储器件，其中二极管包括导电部分和由第一材料形成的另一部分，该第一材料具有允许在向材料施加电压时第一次降低材料的电阻率的特性，从而允许电流 流过其中，并且具有允许第一材料的电阻率响应于第一材料的温度升高而第二次降低的特征。

公开(公告)号：US20130336041A1

公开(公告)日：2013-12-19

申请号：US13624539

申请日：2012-09-21

申请人： TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, L

发明人： Chun-Yang Tsai ,  Yu-Wei Ting ,  Kuo-Ching Huang

IPC分类号： G11C13/00 ,  H01L45/00

CPC分类号： G11C13/0002 ,  G11C13/0007 ,  G11C2213/32 ,  G11C2213/34 ,  H01L27/2436 ,  H01L45/00 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1625 ,  H01L45/1641

摘要： The present disclosure provides one embodiment of a method for operating a multi-level resistive random access memory (RRAM) cell having a current-controlling device and a RRAM device connected together. The method is free of a “forming” step and includes setting the RRAM device to one of resistance levels by controlling the current-controlling device to one of current levels. The setting the RRAM device includes applying a first voltage to a top electrode of the RRAM device and applying a second voltage to a bottom electrode of the RRAM device. The second voltage is higher than the first voltage.

摘要翻译： 本公开提供了用于操作具有连接在一起的电流控制设备和RRAM设备的多电平电阻随机存取存储器（RRAM）单元的方法的一个实施例。 该方法没有“形成”步骤，并且包括通过将电流控制装置控制为当前电平之一来将RRAM装置设置为电阻电平之一。 设置RRAM设备包括将第一电压施加到RRAM设备的顶部电极并向RRAM设备的底部电极施加第二电压。 第二电压高于第一电压。

公开(公告)号：US20130264534A1

公开(公告)日：2013-10-10

申请号：US13856838

申请日：2013-04-04

申请人： Hyunsang HWANG ,  WooTae LEE

发明人： Hyunsang HWANG ,  WooTae LEE

IPC分类号： H01L45/00

CPC分类号： H01L45/145 ,  H01L27/2418 ,  H01L45/00 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/147

摘要： A selection device, non-volatile memory cell, and method of fabricating the same. The selection device employs an oxide laminate structure including a tunneling oxide layer and a metal-cluster oxide layer between first and second electrodes, enabling a high selection ratio and sufficient on-current density to allow program data recordation in a memory cell at relatively low voltage. The non-volatile memory cell includes the selection device electrically connected to a resistive random access memory device, including a resistance change layer, enabling suppression of current leakage from a non-selected adjacent memory cell in an array structure. In the method of fabrication, a tunneling oxide layer is formed by depositing and oxidizing a metal layer to control oxygen vacancy density in the metal-cluster oxide layer, and an interface oxide layer is formed in the tunneling oxide layer by doping of metal-clusters in the metal-cluster oxide layer, improving on-current density of the selection device.

摘要翻译： 选择装置，非易失性存储单元及其制造方法。 选择装置采用在第一和第二电极之间包括隧道氧化物层和金属簇氧化物层的氧化物层压结构，使得能够获得高选择比和足够的导通电流密度，以允许存储器单元中程序数据记录在相对较低的电压 。 非易失性存储单元包括电连接到包括电阻变化层的电阻随机存取存储器件的选择装置，能够抑制来自阵列结构中的未选择的相邻存储单元的电流泄漏。 在制造方法中，通过沉积和氧化金属层来形成隧道氧化层，以控制金属簇氧化物层中的氧空位密度，并且通过掺杂金属簇在隧道氧化物层中形成界面氧化物层 在金属簇氧化物层中，提高选择装置的导通电流密度。

公开(公告)号：US20130171799A1

公开(公告)日：2013-07-04

申请号：US13823667

申请日：2011-09-16

申请人： Ryoko Miyanaga ,  Takumi Mikawa ,  Yukio Hayakawa ,  Takeki Ninomiya ,  Koji Arita

发明人： Ryoko Miyanaga ,  Takumi Mikawa ,  Yukio Hayakawa ,  Takeki Ninomiya ,  Koji Arita

IPC分类号： H01L45/00 ,  H01L21/768

CPC分类号： H01L45/16 ,  H01L21/768 ,  H01L27/101 ,  H01L27/2409 ,  H01L27/2418 ,  H01L45/00 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

摘要： A current steering element (100) formed such that the current steering element covers a lower opening (105) of a via hole (104) formed in an interlayer insulating layer (102), comprises: a corrosion-suppressing layer (106) formed on a lower side of a lower opening of the via hole such that the corrosion-suppressing layer covers an entire portion of the lower opening; a second electrode layer (108) formed under the corrosion-suppressing layer and comprising a material different from a material of the corrosion-suppressing layer; a current steering layer (110) formed under the second electrode layer such that the current steering layer is physically in contact with the second electrode layer; and a first electrode layer (112) formed under the current steering layer such that the first electrode layer is physically in contact with the current steering layer; and the first electrode layer, the current steering layer and the second electrode layer constitute one of a MSM diode and a MIM diode.

摘要翻译： 一种形成为当前的操舵元件覆盖形成在层间绝缘层（102）中的通孔（104）的下开口（105）的电流控制元件（100），包括：形成在 通孔的下开口的下侧，使得防蚀层覆盖下开口的整个部分; 形成在所述腐蚀抑制层下方并且包含不同于所述腐蚀抑制层的材料的材料的第二电极层（108） 形成在所述第二电极层下方的电流转向层（110），使得所述电流导向层物理地与所述第二电极层接触; 以及第一电极层（112），形成在所述电流导向层下方，使得所述第一电极层物理地与所述电流转向层接触; 并且第一电极层，电流导向层和第二电极层构成MSM二极管和MIM二极管之一。

公开(公告)号：US20130089965A1

公开(公告)日：2013-04-11

申请号：US13690286

申请日：2012-11-30

申请人： Electronics and telecommunications research istit

发明人： Sung-Yool CHOI

IPC分类号： H01L45/00

CPC分类号： H01L45/00 ,  H01L27/24

摘要： Provided are resistive memory devices and methods of fabricating the same. The resistive memory devices and the methods are advantageous for high integration because they can provide a multilayer memory cell structure. Also, the parallel conductive lines of adjacent layers do not overlap each other in the vertical direction, thus reducing errors in program/erase operations.

摘要翻译： 提供了电阻式存储器件及其制造方法。 电阻存储器件和方法对于高集成是有利的，因为它们可以提供多层存储器单元结构。 此外，相邻层的平行导线在垂直方向上彼此不重叠，从而减少了编程/擦除操作中的错误。

公开(公告)号：US08338825B2

公开(公告)日：2012-12-25

申请号：US13242878

申请日：2011-09-23

申请人： Jeffry A. Kelber

发明人： Jeffry A. Kelber

IPC分类号： H01L29/08 ,  H01L35/24 ,  H01L51/00

CPC分类号： B32B9/041 ,  B82Y30/00 ,  B82Y40/00 ,  C01B32/186 ,  C23C16/26 ,  C23C16/342 ,  H01L21/02112 ,  H01L21/0228 ,  H01L21/823871 ,  H01L23/53276 ,  H01L45/00 ,  H01L2924/0002 ,  Y10T428/24355 ,  Y10T428/24967 ,  Y10T428/261 ,  H01L2924/00

摘要： Disclosed is a substrate-mediated assembly for graphene structures. According to an embodiment, long-range ordered, multilayer BN(111) films can be formed by atomic layer deposition (ALD) onto a substrate. The subject BN(111) films can then be used to order carbon atoms into a graphene sheet during a carbon deposition process.

摘要翻译： 公开了用于石墨烯结构的基板介导的组件。 根据实施例，可以通过原子层沉积（ALD）在衬底上形成长程有序的多层BN（111）膜。 然后可以在碳沉积过程中将目标BN（111）膜用于将碳原子排列成石墨烯片。

公开(公告)号：US08323995B2

公开(公告)日：2012-12-04

申请号：US13094642

申请日：2011-04-26

申请人： Gurtej S. Sandhu ,  Bhaskar Srinivasan

发明人： Gurtej S. Sandhu ,  Bhaskar Srinivasan

IPC分类号： H01L21/00

CPC分类号： H01L45/00 ,  Y10S257/91 ,  Y10S438/90 ,  Y10S438/902 ,  Y10S438/983

摘要： Some embodiments include methods of forming diodes. The methods may include oxidation of an upper surface of a conductive electrode to form an oxide layer over the conductive electrode. In some embodiments, the methods may include formation of an oxidizable material over a conductive electrode, and subsequent oxidation of the oxidizable material to form an oxide layer over the conductive electrode. In some embodiments, the methods may include formation of a metal halide layer over a conductive electrode. Some embodiments include diodes that contain a metal halide layer between a pair of diode electrodes.

摘要翻译： 一些实施例包括形成二极管的方法。 所述方法可以包括氧化导电电极的上表面以在导电电极上形成氧化物层。 在一些实施方案中，所述方法可包括在导电电​​极上形成可氧化材料，以及随后氧化可氧化材料以在导电电极上形成氧化物层。 在一些实施例中，所述方法可包括在导电电​​极上形成金属卤化物层。 一些实施例包括在一对二极管电极之间包含金属卤化物层的二极管。

公开(公告)号：US20120199807A1

公开(公告)日：2012-08-09

申请号：US13022233

申请日：2011-02-07

申请人： Jaydeb Goswami

发明人： Jaydeb Goswami

IPC分类号： H01L29/06 ,  H01L21/02

CPC分类号： H01L27/2463 ,  H01L27/1021 ,  H01L27/2418 ,  H01L45/00

摘要： Methods of forming diode structures for use in memory cells and memory arrays, such as resistive random access memory (RRAM). The methods include forming a first electrode by chemisorbing a graphite material (e.g., graphene) on a conductive material. A low-k dielectric material may be formed over surfaces of the first electrode exposed through an opening in a dielectric material overlying the first electrode, followed by formation of a high-k dielectric material over the low-k dielectric material. A remaining portion of the opening may be filled with another conductive material to form a second electrode. The first and second electrodes of the resulting diode structure have different work functions and, thus, provide a low thermal budget, a low contact resistance, a high forward-bias current and a low reverse-bias current. A memory cell and a memory array including such a diode structure are also disclosed.

摘要翻译： 形成用于存储器单元和存储器阵列的二极管结构的方法，例如电阻随机存取存储器（RRAM）。 所述方法包括通过在导电材料上化学吸附石墨材料（例如石墨烯）来形成第一电极。 可以在第一电极的表面上形成低k介电材料，该表面通过覆盖在第一电极上的电介质材料中的开口暴露，随后在低k电介质材料上形成高k电介质材料。 开口的剩余部分可以用另一导电材料填充以形成第二电极。 所得二极管结构的第一和第二电极具有不同的功函数，因此提供低热预算，低接触电阻，高正向偏置电流和低反向偏置电流。 还公开了一种存储单元和包括这种二极管结构的存储器阵列。

公开(公告)号：US20120155161A1

公开(公告)日：2012-06-21

申请号：US12974424

申请日：2010-12-21

申请人： Jong-Won Lee ,  Gianpaolo Spadini

发明人： Jong-Won Lee ,  Gianpaolo Spadini

IPC分类号： G11C11/00 ,  H01L21/02

CPC分类号： H01L45/1675 ,  G11C5/147 ,  G11C13/0004 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/0028 ,  G11C13/003 ,  G11C13/0069 ,  G11C2013/0092 ,  G11C2213/76 ,  H01L27/2436 ,  H01L45/00 ,  H01L45/04 ,  H01L45/1206 ,  H01L45/141

摘要： A three-terminal Ovonic Threshold Switch (OTS) is used to provide current to a Phase Change Memory Switch (PCMS) cross point array. The current is started by sending a small current into the second terminal of the three-terminal OTS allowing a larger current to flow from the first terminal to the third terminal of the three-terminal OTS. A method of making the three-terminal OTS is also presented.

摘要翻译： 三端Ovonic阈值开关（OTS）用于向相变存储器开关（PCMS）交叉点阵列提供电流。 通过向三端子OTS的第二端子发送小电流来开始电流，允许较大的电流从三端子OTS的第一端子流向第三端子。 还提出了制作三端OTS的方法。