利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

83 条记录 (耗时 0.021 秒)

    Method for Removing Copper Oxide Layer
    44.
    发明申请
    Method for Removing Copper Oxide Layer 失效
    去除氧化铜层的方法

    公开(公告)号：US20110183520A1

    公开(公告)日：2011-07-28

    申请号：US12695273

    申请日：2010-01-28

    申请人： Tien-Jen Cheng ,  Stephan Grunow ,  Zhengwen Li ,  Huilong Zhu

    发明人： Tien-Jen Cheng ,  Stephan Grunow ,  Zhengwen Li ,  Huilong Zhu

    IPC分类号： H01L21/306

    CPC分类号： H01L21/02074 ,  C23G5/00

    摘要： The invention is directed to a method for removing copper oxide from a copper surface to provide a clean copper surface, wherein the method involves exposing the copper surface containing copper oxide thereon to an anhydrous vapor containing a carboxylic acid compound therein, wherein the anhydrous vapor is generated from an anhydrous organic solution containing the carboxylic acid and one or more solvents selected from hydrocarbon and ether solvents.

    摘要翻译： 本发明涉及从铜表面去除氧化铜以提供清洁的铜表面的方法，其中所述方法包括将含有氧化铜的铜表面暴露于其中含有羧酸化合物的无水蒸气，其中无水蒸气为 由含有羧酸的无水有机溶液和选自烃和醚溶剂的一种或多种溶剂产生。

    Self-aligned contact
    45.
    发明授权
    Self-aligned contact 有权
    自对准接触

    公开(公告)号：US07888252B2

    公开(公告)日：2011-02-15

    申请号：US12372174

    申请日：2009-02-17

    申请人： Johnathan E. Faltermeier ,  Stephan Grunow ,  Kangguo Cheng ,  Kevin Petrarca ,  Kaushik Kumar ,  Lawrence A. Clevenger ,  Shom Ponoth ,  Vidhya Ramachandran

    发明人： Johnathan E. Faltermeier ,  Stephan Grunow ,  Kangguo Cheng ,  Kevin Petrarca ,  Kaushik Kumar ,  Lawrence A. Clevenger ,  Shom Ponoth ,  Vidhya Ramachandran

    IPC分类号： H01L21/3205 ,  H01L21/4763

    CPC分类号： H01L21/76897 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76829

    摘要： A method of forming contacts for semiconductor devices, the method including depositing an inter-level dielectric (ILD) over a plurality of gate stacks, in which the divots within the inter-level dielectric layer are defined by the spaces between the gate stacks, filling the divots with an initial fill material, depositing a masking material on the dielectric over the gate stacks, and selectively etching the fill material to form contact vias. The fill material may be a self-assembly material such as a multi-block copolymer in which the blocks self organize vertically within the divots, so that a selective etch of the block material will remove the vertically organized blocks from the divot, but leave at least one block over the gate regions. In another embodiment, the fill material may be a metal, and the masking material may be a parylene based polymer.

    摘要翻译： 一种形成用于半导体器件的触点的方法，所述方法包括在多个栅极叠层之间沉积层间电介质（ILD），其中层间电介质层内的阴影由栅极堆叠之间的空间限定，填充 具有初始填充材料的图案，在栅极堆叠上的电介质上沉积掩模材料，并且选择性地蚀刻填充材料以形成接触孔。 填充材料可以是自组装材料，例如多嵌段共聚物，其中嵌段自由地在密封区内垂直组织，使得嵌段材料的选择性蚀刻将从竖纹中去除垂直组织的块，而是离开 在门区域上至少有一个块。 在另一个实施方案中，填充材料可以是金属，掩蔽材料可以是聚对二甲苯基聚合物。

    Manufacturable reliable diffusion-barrier
    46.
    发明授权
    Manufacturable reliable diffusion-barrier 有权
    可制造可靠的扩散屏障

    公开(公告)号：US07674707B2

    公开(公告)日：2010-03-09

    申请号：US11968093

    申请日：2007-12-31

    申请人： Noel M. Russell ,  Satyavolu Srinivas Papa Rao ,  Stephan Grunow

    发明人： Noel M. Russell ,  Satyavolu Srinivas Papa Rao ,  Stephan Grunow

    IPC分类号： H01L21/283

    CPC分类号： C23C14/0641 ,  C23C14/0073 ,  H01L21/2855 ,  H01L21/76843 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Devices and methods are presented to fabricate diffusion barrier layers on a substrate. Presently, barrier layers comprising a nitride layer and a pure metal layer are formed using a physical vapor deposition (PVD) process that requires multiple ignition steps, and results in nitride-layer thicknesses of no less than 2 nm. This invention discloses devices and process to produce nitride-layers of less than

    摘要翻译： 提供了设备和方法来在衬底上制造扩散阻挡层。 目前，使用需要多个点火步骤的物理气相沉积（PVD）工艺形成包括氮化物层和纯金属层的阻挡层，并且导致不小于2nm的氮化物层厚度。 本发明公开了生产小于1nm的氮化物层的装置和方法，同时允许在氮化物层上形成纯金属层而不再等离子体。 为了达到这个目的，在等离子体被点燃之前或在形成连续流动等离子体之前，氮气流被切断。 这确保了有限数量的氮原子与基底上的金属原子结合沉积，从而允许氮化物层的受控厚度。

    Air gap in integrated circuit inductor fabrication
    47.
    发明授权
    Air gap in integrated circuit inductor fabrication 有权
    集成电路电感器制造中的气隙

    公开(公告)号：US07642619B2

    公开(公告)日：2010-01-05

    申请号：US12489773

    申请日：2009-06-23

    申请人： Phillip D. Matz ,  Stephan Grunow ,  Satyavolu Srinivas Papa Rao

    发明人： Phillip D. Matz ,  Stephan Grunow ,  Satyavolu Srinivas Papa Rao

    IPC分类号： H01L29/00

    CPC分类号： H01L28/10 ,  H01L21/7682 ,  H01L23/5222 ,  H01L23/5227 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A semiconductor device, such as an inductor, is formed with an air gap. A first level has an intra-metal dielectric layer including one or more inductor loops, one or more vias, and one or more copper bulkhead structures. An inter-level dielectric layer is formed over the first level. An extraction via is formed through the intra-metal dielectric layer and inter-level dielectric layer. An air gap is formed between inductor loops by removing portions of the intra-metal dielectric layer coupled to the extraction via using a supercritical fluid process, and forming a non-conformal layer to seal the extraction via. The air gap may be filled with an inert gas, like argon or nitrogen.

    摘要翻译： 诸如电感器的半导体器件形成有气隙。 第一级具有包括一个或多个电感器环，一个或多个通孔和一个或多个铜隔板结构的金属间介电层。 在第一级上形成层间电介质层。 通过金属介电层和层间电介质层形成提取孔。 通过使用超临界流体过程去除与金属介电层相连的金属介电层中的部分，形成不均匀层以密封提取孔，从而在电感器环之间形成气隙。 空气间隙可以填充惰性气体，如氩气或氮气。

    Structure and method for hybrid tungsten copper metal contact
    48.
    发明授权
    Structure and method for hybrid tungsten copper metal contact 失效
    混合钨铜金属接触的结构和方法

    公开(公告)号：US07629264B2

    公开(公告)日：2009-12-08

    申请号：US12099996

    申请日：2008-04-09

    申请人： Griselda Bonilla ,  Kaushik A. Kumar ,  Lawrence A. Clevenger ,  Stephan Grunow ,  Kevin S. Petrarca ,  Roger A. Quon

    发明人： Griselda Bonilla ,  Kaushik A. Kumar ,  Lawrence A. Clevenger ,  Stephan Grunow ,  Kevin S. Petrarca ,  Roger A. Quon

    IPC分类号： H01L21/302

    CPC分类号： H01L23/5329 ,  H01L21/76804 ,  H01L21/76819 ,  H01L21/76835 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/53266 ,  H01L2924/0002 ,  H01L2924/00

    摘要： The present invention in one embodiment provides a method of forming an interconnect comprising, providing a interlevel dielectric layer atop a substrate, the interlevel dielectric layer including at least one tungsten (W) stud extending from an upper surface of the interlevel dielectric to the substrate; recessing an upper surface of the at least one tungsten (W) stud below the upper surface of the interlevel dielectric to provide at least one recessed tungsten (W) stud; forming a first low-k dielectric layer atop the upper surface of the interlevel dielectric layer and the at least one recessed tungsten (W) stud; forming a opening through the first low-k dielectric layer to expose an upper surface of the at least one recessed tungsten stud; and filling the opening with copper (Cu).

    摘要翻译： 本发明在一个实施例中提供了一种形成互连的方法，包括：在衬底顶部提供层间电介质层，所述层间电介质层包括从层间电介质的上表面延伸到衬底的至少一个钨（W）柱; 将所述至少一个钨（W）螺柱的上表面凹陷在所述层间电介质的上表面下方，以提供至少一个凹入的钨（W）螺柱; 在所述层间介电层的上表面和所述至少一个凹入的钨（W）螺柱之上形成第一低k电介质层; 通过所述第一低k电介质层形成开口以露出所述至少一个凹入的钨螺柱的上表面; 并用铜（Cu）填充开口。

    GAP FREE ANCHORED CONDUCTOR AND DIELECTRIC STRUCTURE AND METHOD FOR FABRICATION THEREOF
    50.
    发明申请
    GAP FREE ANCHORED CONDUCTOR AND DIELECTRIC STRUCTURE AND METHOD FOR FABRICATION THEREOF 失效
    无阻尼导线器和电介质结构及其制造方法

    公开(公告)号：US20090151981A1

    公开(公告)日：2009-06-18

    申请号：US12190814

    申请日：2008-08-13

    申请人： Tibor Bolom ,  Stephan Grunow ,  David L. Rath ,  Andrew Herbert Simon

    发明人： Tibor Bolom ,  Stephan Grunow ,  David L. Rath ,  Andrew Herbert Simon

    IPC分类号： H01B5/14

    CPC分类号： H01L23/5226 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76873 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A microelectronic structure and a method for fabricating the microelectronic structure use a dielectric layer that is located and formed upon a first conductor layer. An aperture is located through the dielectric layer. The aperture penetrates vertically into the first conductor layer and extends laterally within the first conductor layer beneath the dielectric layer while not reaching the dielectric layer, to form an extended and winged aperture. A contiguous via and interconnect may be formed anchored into the extended and winged aperture while using a plating method, absent voids

    摘要翻译： 微电子结构和制造微电子结构的方法使用位于第一导体层上并形成的介电层。 孔通过介电层定位。 孔径垂直地穿入第一导体层，并且在电介质层下方的第一导体层内横向延伸，而不到达电介质层，以形成延伸和有翅的孔。 可以使用不存在空隙的电镀方法，将连续的通孔和互连件形成为锚固到延伸和有翼的孔中