公开(公告)号：US09425055B2

公开(公告)日：2016-08-23

申请号：US14288975

申请日：2014-05-28

申请人： Brian A. Winstead ,  Ko-Min Chang ,  Craig T. Swift

发明人： Brian A. Winstead ,  Ko-Min Chang ,  Craig T. Swift

IPC分类号： G11C16/04 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423 ,  H01L29/788

CPC分类号： H01L21/28282 ,  G11C16/0425 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/7881

摘要： A semiconductor device includes a semiconductor substrate, a charge storage stack over a portion of the substrate. The charge storage stack includes a first dielectric layer, a layer of nanocrystals in contact with the first dielectric layer, a second dielectric layer over and in contact with the layer of nanocrystals, a nitride layer over and in contact with the second dielectric layer, and a third dielectric layer over the nitride layer.

摘要翻译： 半导体器件包括半导体衬底，在衬底的一部分上的电荷存储堆叠。 电荷存储堆叠包括第一电介质层，与第一介电层接触的纳米晶体层，与纳米晶体层接触并与其接触的第二电介质层，在第二介电层上并与第二介电层接触的氮化物层，以及 在氮化物层上的第三电介质层。

公开(公告)号：US09318501B2

公开(公告)日：2016-04-19

申请号：US14303290

申请日：2014-06-12

申请人： Anirban Roy ,  Ko-Min Chang

发明人： Anirban Roy ,  Ko-Min Chang

IPC分类号： H01L27/115 ,  H01L21/28 ,  H01L29/423 ,  H01L29/66

CPC分类号： H01L29/42348 ,  H01L21/28282 ,  H01L27/11521 ,  H01L27/11568 ,  H01L27/1157 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/42344 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/788 ,  H01L29/7881 ,  H01L29/792

摘要： A memory device has first and second memory cells in and over a substrate. A first doped region is in a first active region. A top surface of the first active region is substantially coplanar with a top surface of the first doped region. A control gate is over the first doped region and extends over a first side of the first doped region and over a second side of the first doped region. A charge storage layer is between the first control gate and the first active region including between the first select gate and the first doped region. A first select gate is over the first active region on the first side of the first doped region and adjacent to the control gate. A second select gate is over the first active region on the second side of the first doped region and adjacent to the control gate.

摘要翻译： 存储器件具有在衬底中和之上的第一和第二存储器单元。 第一掺杂区域处于第一有源区。 第一有源区的顶表面与第一掺杂区的顶表面基本共面。 控制栅极在第一掺杂区域之上，并且在第一掺杂区域的第一侧上并且在第一掺杂区域的第二侧上延伸。 第一控制栅极和第一有源区域之间的电荷存储层包括在第一选择栅极和第一掺杂区域之间。 第一选择栅极在第一掺杂区域的第一侧上并与控制栅极相邻的第一有源区上方。 第二选择栅极位于第一掺杂区域的第二侧上并与控制栅极相邻的第一有源区上。

公开(公告)号：US20130084697A1

公开(公告)日：2013-04-04

申请号：US13248549

申请日：2011-09-29

申请人： Jinmiao J. Shen ,  Ko-Min Chang ,  Brian A. Winstead ,  Bangun Indajang ,  Yuhan Ju ,  Sivakumar Kumarasamy

发明人： Jinmiao J. Shen ,  Ko-Min Chang ,  Brian A. Winstead ,  Bangun Indajang ,  Yuhan Ju ,  Sivakumar Kumarasamy

IPC分类号： H01L21/28

CPC分类号： H01L29/42344 ,  H01L29/40114 ,  H01L29/40117 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7881 ,  H01L29/792

摘要： A method for forming a split gate device includes forming a first sidewall of a first conductive gate layer, wherein the semiconductor layer includes a tunnel region laterally adjacent the first sidewall, forming a dielectric layer along the first sidewall to provide for increased thickness of a gap spacer, forming a charge storage layer over a portion of a top surface of the first conductive layer and over the tunnel region, and forming a second conductive gate layer over the charge storage layer.

摘要翻译： 用于形成分离栅极器件的方法包括形成第一导电栅极层的第一侧壁，其中所述半导体层包括横向邻近所述第一侧壁的隧道区域，沿着所述第一侧壁形成电介质层，以提供增加的间隙厚度 间隔物，在所述第一导电层的顶表面的一部分上并在所述隧道区上方形成电荷存储层，以及在所述电荷存储层上形成第二导电栅极层。

公开(公告)号：US07955877B2

公开(公告)日：2011-06-07

申请号：US12405308

申请日：2009-03-17

申请人： Mohammed Suhail ,  Ko-Min Chang ,  Peter J. Kuhn ,  Erwin J. Prinz

发明人： Mohammed Suhail ,  Ko-Min Chang ,  Peter J. Kuhn ,  Erwin J. Prinz

IPC分类号： G01R31/26 ,  H01L21/66

CPC分类号： G11C29/06 ,  G11C16/04 ,  G11C29/50 ,  G11C29/50004 ,  G11C29/50016 ,  G11C2029/0403

摘要： Testing a non volatile memory by exposing the non volatile memory to particle radiation (e.g. xenon ions) to emulate memory cell damage due to data state changing events of a non volatile memory cell. After the exposing, the memory cells are subjected to tests and the results of the tests are used to develop reliability indications of the non volatile memory. Integrated circuits with non volatile memories of the same design are provided. Reliability representations of the integrated circuits can be made with respect to a number of data state charging events based on the exposure and subsequent tests.

摘要翻译： 通过将非易失性存储器暴露于粒子辐射（例如氙离子）来测试非易失性存储器，以模拟由非易失性存储器单元的数据状态改变事件引起的存储器单元损坏。 在曝光之后，对存储器单元进行测试，并且测试结果用于开发非易失性存储器的可靠性指示。 提供了具有相同设计的非易失性存储器的集成电路。 集成电路的可靠性表示可以基于曝光和随后的测试相对于多个数据状态充电事件进行。

公开(公告)号：US07811886B2

公开(公告)日：2010-10-12

申请号：US11671809

申请日：2007-02-06

申请人： Brian A. Winstead ,  Taras A. Kirichenko ,  Konstantin V. Loiko ,  Ramachandran Muralidhar ,  Rajesh A. Rao ,  Sung-Taeg Kang ,  Ko-Min Chang ,  Jane Yater

发明人： Brian A. Winstead ,  Taras A. Kirichenko ,  Konstantin V. Loiko ,  Ramachandran Muralidhar ,  Rajesh A. Rao ,  Sung-Taeg Kang ,  Ko-Min Chang ,  Jane Yater

IPC分类号： H01L21/336

CPC分类号： H01L29/42332 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7885

摘要： A semiconductor process and apparatus are disclosed for forming a split-gate thin film storage NVM device (10) by forming a select gate structure (3) on a first dielectric layer (2) over a substrate (1); forming a control gate structure (6) on a second dielectric layer (5) having embedded nanocrystals (15, 16) so that the control gate (6) is adjacent to the select gate structure (3) but separated therefrom by a gap (8); forming a floating doped region (4) in the substrate (1) below the gap (8) formed between the select gate structure and control gate structure; and forming source/drain regions (11, 12) in the substrate to define a channel region that includes the floating doped region (4).

摘要翻译： 公开了一种半导体工艺和装置，用于通过在衬底（1）上的第一介电层（2）上形成选择栅极结构（3）来形成分裂栅极薄膜存储NVM器件（10）。 在具有嵌入的纳米晶体（15,16）的第二介电层（5）上形成控制栅极结构（6），使得所述控制栅极（6）与所述选择栅极结构（3）相邻，但是通过间隙（8 ）; 在形成在选择栅极结构和控制栅极结构之间的间隙（8）下面的衬底（1）中形成浮置掺杂区（4）; 以及在所述衬底中形成源/漏区（11,12）以限定包括所述浮置掺杂区（4）的沟道区。

公开(公告)号：US20100099246A1

公开(公告)日：2010-04-22

申请号：US12254331

申请日：2008-10-20

申请人： Matthew T. herrick ,  Ko-Min Chang ,  Gowrishankar L. Chindalore ,  Sung-Taeg Kang

发明人： Matthew T. herrick ,  Ko-Min Chang ,  Gowrishankar L. Chindalore ,  Sung-Taeg Kang

IPC分类号： H01L21/8247

CPC分类号： H01L21/28273 ,  B82Y10/00 ,  H01L21/28282 ,  H01L27/11526 ,  H01L27/11536 ,  H01L27/11543 ,  H01L27/11573 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/42344 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7881 ,  H01L29/792

摘要： A method includes forming a first layer of gate material over a semiconductor substrate; forming a hard mask layer over the first layer; forming an opening; forming a charge storage layer over the hard mask layer and within the opening; forming a second layer of gate material over the charge storage layer; removing a portion of the second layer and a portion of the charge storage layer which overlie the hard mask layer, wherein a second portion of the second layer remains within the opening; forming a patterned masking layer over the hard mask layer and over the second portion, wherein the patterned masking layer defines both a first and second bitcell; and forming the first and second bitcell using the patterned masking layer, wherein each of the first and second bitcell comprises a select gate made from the first layer and a control gate made from the second layer.

摘要翻译： 一种方法包括在半导体衬底上形成栅极材料的第一层; 在第一层上形成硬掩模层; 形成开口 在所述硬掩模层和所述开口内形成电荷存储层; 在所述电荷存储层上形成栅极材料的第二层; 去除所述第二层的一部分和所述电荷存储层的覆盖所述硬掩模层的部分，其中所述第二层的第二部分保留在所述开口内; 在所述硬掩模层上并在所述第二部分上形成图案化掩模层，其中所述图案化掩模层限定第一和第二位单元; 以及使用所述图案化掩模层形成所述第一和第二位单元，其中所述第一和第二位单元中的每一个包括由所述第一层制成的选择栅极和由所述第二层制成的控制栅极。

公开(公告)号：US07521317B2

公开(公告)日：2009-04-21

申请号：US11376412

申请日：2006-03-15

申请人： Chi Nan Brian Li ,  Ko-Min Chang ,  Cheong M. Hong

发明人： Chi Nan Brian Li ,  Ko-Min Chang ,  Cheong M. Hong

IPC分类号： H01L21/336

CPC分类号： H01L29/7923 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/42348 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7887

摘要： A method for forming a semiconductor device includes providing a semiconductor substrate comprising silicon, forming a layer of dielectric on the surface of the semiconductor substrate, forming a gate electrode comprising silicon over the layer of dielectric, recessing the layer of dielectric under the gate electrode, filling the recess with a discrete charge storage material, oxidizing a portion of the gate electrode, and oxidizing a portion of the semiconductor substrate.

摘要翻译： 一种形成半导体器件的方法包括提供包括硅的半导体衬底，在半导体衬底的表面上形成电介质层，在电介质层上形成包含硅的栅电极，使栅电极下的电介质层凹陷， 用分散的电荷存储材料填充凹槽，氧化栅电极的一部分，以及氧化半导体衬底的一部分。

公开(公告)号：US07341914B2

公开(公告)日：2008-03-11

申请号：US11376411

申请日：2006-03-15

申请人： Erwin J. Prinz ,  Ko-Min Chang ,  Robert F. Steimle

发明人： Erwin J. Prinz ,  Ko-Min Chang ,  Robert F. Steimle

IPC分类号： H01L21/336

CPC分类号： H01L27/105 ,  H01L27/11526 ,  H01L27/11546

摘要： A method for forming a semiconductor device includes forming a first gate electrode over a semiconductor substrate, wherein the first gate electrode comprises silicon and forming a second gate electrode over the semiconductor substrate and adjacent the first gate electrode, wherein the second gate electrode comprises silicon. Nanoclusters are present in the first gate electrode. A peripheral transistor area is formed devoid of nanoclusters.

摘要翻译： 一种用于形成半导体器件的方法包括在半导体衬底上形成第一栅电极，其中第一栅电极包括硅并在半导体衬底上形成并邻近第一栅电极的第二栅电极，其中第二栅电极包括硅。 纳米簇存在于第一栅电极中。 外围晶体管区域形成为没有纳米团簇。

公开(公告)号：US20070218669A1

公开(公告)日：2007-09-20

申请号：US11376412

申请日：2006-03-15

申请人： Chi Nan Li ,  Ko-Min Chang ,  Cheong Hong

发明人： Chi Nan Li ,  Ko-Min Chang ,  Cheong Hong

IPC分类号： H01L21/4763

CPC分类号： H01L29/7923 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/42348 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7887

摘要： A method for forming a semiconductor device includes providing a semiconductor substrate comprising silicon, forming a layer of dielectric on the surface of the semiconductor substrate, forming a gate electrode comprising silicon over the layer of dielectric, recessing the layer of dielectric under the gate electrode, filling the recess with a discrete charge storage material, oxidizing a portion of the gate electrode, and oxidizing a portion of the semiconductor substrate.

摘要翻译： 一种形成半导体器件的方法包括提供包括硅的半导体衬底，在半导体衬底的表面上形成电介质层，在电介质层上形成包含硅的栅电极，使栅电极下的电介质层凹陷， 用分散的电荷存储材料填充凹槽，氧化栅电极的一部分，以及氧化半导体衬底的一部分。

公开(公告)号：US20050106812A1

公开(公告)日：2005-05-19

申请号：US10716956

申请日：2003-11-19

申请人： Alexander Hoefler ,  Ko-Min Chang

发明人： Alexander Hoefler ,  Ko-Min Chang

IPC分类号： H01L21/336 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/423 ,  H01L29/788

CPC分类号： H01L27/11521 ,  B82Y10/00 ,  H01L27/115 ,  H01L29/42332 ,  H01L29/7887

摘要： A non-volatile memory (10) includes at least two buried bit lines (45, 47) formed within a semiconductor substrate (12), a charge storage layer (18) overlying the semiconductor substrate (12); a control gate (26) overlying the charge storage layer (18); an insulating liner (30) overlying the control gate; and first and second conductive sidewall spacer control gates (32, 34). Multiple programmable charge storage regions (42) and (41, 44) are created within the charge storage layer (18) beneath respective ones of the control gate (26) and the first and second sidewall spacer control gates (32, 34). Also, the non-volatile memory (10) is a virtual ground NOR type multi-bit flash EEPROM (electrically erasable programmable read only memory). By using conductive sidewall spacers as the control gates, a very dense multi-bit non-volatile memory can be manufactured.