利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

254 条记录 (耗时 0.047 秒)

    Multi-threaded memory management
    61.
    发明授权
    Multi-threaded memory management 有权
    多线程内存管理

    公开(公告)号：US09135183B2

    公开(公告)日：2015-09-15

    申请号：US13975022

    申请日：2013-08-23

    申请人： SAMSUNG ELECTRONICS CO., LTD.

    发明人： Chen Tian ,  Daniel G. Waddington

    IPC分类号： G06F3/06 ,  G06F12/10 ,  G06F13/38

    CPC分类号： G06F12/10 ,  G06F12/1027 ,  G06F12/1072 ,  G06F2212/682

    摘要： Memory management includes maintaining a first mapping structure for each thread of a multi-threaded process. A second mapping structure is maintained for each core of a multi-core processing device. A global mapping structure for shared memory mappings is maintained. During thread context switches, copying thread context entries without modifying a page-mapping base address register of each core of the multi-core processing device.

    摘要翻译： 内存管理包括为多线程进程的每个线程维护第一个映射结构。 为多核处理设备的每个核心维护第二映射结构。 维护共享内存映射的全局映射结构。 在线程上下文切换期间，复制线程上下文条目，而不修改多核处理设备的每个核心的页面映射基址寄存器。

    Using broadcast-based TLB sharing to reduce address-translation latency in a shared-memory system with electrical interconnect
    64.
    发明授权
    Using broadcast-based TLB sharing to reduce address-translation latency in a shared-memory system with electrical interconnect 有权
    使用基于广播的TLB共享来减少具有电互连的共享存储器系统中的地址转换延迟

    公开(公告)号：US09009446B2

    公开(公告)日：2015-04-14

    申请号：US13565460

    申请日：2012-08-02

    申请人： Pranay Koka ,  David A. Munday ,  Michael O. McCracken ,  Herbert D. Schwetman, Jr.

    发明人： Pranay Koka ,  David A. Munday ,  Michael O. McCracken ,  Herbert D. Schwetman, Jr.

    IPC分类号： G06F12/00 ,  G06F12/10

    CPC分类号： G06F12/10 ,  G06F12/0833 ,  G06F12/1027 ,  G06F12/1072 ,  G06F2212/1024 ,  G06F2212/682 ,  Y02D10/13

    摘要： The disclosed embodiments provide a system that uses broadcast-based TLB-sharing techniques to reduce address-translation latency in a shared-memory multiprocessor system with two or more nodes that are connected by an electrical interconnect. During operation, a first node receives a memory operation that includes a virtual address. Upon determining that one or more TLB levels of the first node will miss for the virtual address, the first node uses the electrical interconnect to broadcast a TLB request to one or more additional nodes of the shared-memory multiprocessor in parallel with scheduling a speculative page-table walk for the virtual address. If the first node receives a TLB entry from another node of the shared-memory multiprocessor via the electrical interconnect in response to the TLB request, the first node cancels the speculative page-table walk. Otherwise, if no response is received, the first node instead waits for the completion of the page-table walk.

    摘要翻译： 所公开的实施例提供了一种使用基于广播的TLB共享技术来减少具有通过电互连连接的两个或更多个节点的共享存储器多处理器系统中的地址转换等待时间的系统。 在操作期间，第一节点接收包括虚拟地址的存储器操作。 在确定第一节点的一个或多个TLB级别将为虚拟地址而错过时，第一节点使用电互连向共享存储器多处理器的一个或多个附加节点广播TLB请求，并且与调度推测页面 -table walk为虚拟地址。 如果第一节点响应于TLB请求经由电互连从另一节点接收到共享存储器多处理器的TLB条目，则第一节点取消推测页表行进。 否则，如果没有收到响应，则第一个节点等待完成页表步行。

    METHOD AND APPARATUS FOR PAGE-LEVEL MONITORING
    65.
    发明申请
    METHOD AND APPARATUS FOR PAGE-LEVEL MONITORING 有权
    用于页面级监测的方法和装置

    公开(公告)号：US20150095590A1

    公开(公告)日：2015-04-02

    申请号：US14039195

    申请日：2013-09-27

    申请人： Jiwei Oliver Lu ,  Koichi Yamada ,  James D. Beany, JR. ,  Palaniverlrajan Shanmugavelayutham ,  Bo Zhang

    发明人： Jiwei Oliver Lu ,  Koichi Yamada ,  James D. Beany, JR. ,  Palaniverlrajan Shanmugavelayutham ,  Bo Zhang

    IPC分类号： G06F12/08

    CPC分类号： G06F9/4552 ,  G06F12/10 ,  G06F12/1027 ,  G06F2212/682 ,  G06F2212/683

    摘要： An apparatus and method for page level monitoring are described. For example, one embodiment of a method for monitoring memory pages comprises storing information related to each of a plurality of memory pages including an address identifying a location for a monitor variable for each of the plurality of memory pages in a data structure directly accessible only by a software layer operating at or above a first privilege level; detecting virtual-to-physical page mapping consistency changes or other page modifications to a particular memory page for which information is maintained in the data structure; responsively updating the monitor variable to reflect the consistency changes or page modifications; checking a first monitor variable associated with a first memory page prior to execution of first program code; and refraining from executing the first program code if the first monitor variable indicates consistency changes or page modifications to the first memory page.

    摘要翻译： 描述了用于页面级监视的装置和方法。 例如，用于监视存储器页面的方法的一个实施例包括存储与多个存储器页面中的每一个相关的信息，其包括标识用于多个存储器页面中的每一个的监视器变量的位置的地址，该数据结构可以直接访问 在第一特权级别以上操作的软件层; 检测虚拟到物理页面映射一致性更改或其他页面修改到在数据结构中保持信息的特定存储器页面; 响应更新监视变量以反映一致性更改或页面修改; 在执行第一程序代码之前检查与第一存储器页相关联的第一监视变量; 以及如果所述第一监视变量指示对所述第一存储器页的一致性改变或页面修改，则不执行所述第一程序代码。

    USING BROADCAST-BASED TLB SHARING TO REDUCE ADDRESS-TRANSLATION LATENCY IN A SHARED-MEMORY SYSTEM WITH ELECTRICAL INTERCONNECT
    68.
    发明申请
    USING BROADCAST-BASED TLB SHARING TO REDUCE ADDRESS-TRANSLATION LATENCY IN A SHARED-MEMORY SYSTEM WITH ELECTRICAL INTERCONNECT 有权
    使用基于广播的TLB共享在具有电互连的共享记忆系统中减少地址转换延迟

    公开(公告)号：US20140040562A1

    公开(公告)日：2014-02-06

    申请号：US13565460

    申请日：2012-08-02

    申请人： Pranay Koka ,  David A. Munday ,  Michael O. McCracken ,  Herbert D. Schwetman, JR.

    发明人： Pranay Koka ,  David A. Munday ,  Michael O. McCracken ,  Herbert D. Schwetman, JR.

    IPC分类号： G06F12/08 ,  G06F12/10

    CPC分类号： G06F12/10 ,  G06F12/0833 ,  G06F12/1027 ,  G06F12/1072 ,  G06F2212/1024 ,  G06F2212/682 ,  Y02D10/13

    摘要： The disclosed embodiments provide a system that uses broadcast-based TLB-sharing techniques to reduce address-translation latency in a shared-memory multiprocessor system with two or more nodes that are connected by an electrical interconnect. During operation, a first node receives a memory operation that includes a virtual address. Upon determining that one or more TLB levels of the first node will miss for the virtual address, the first node uses the electrical interconnect to broadcast a TLB request to one or more additional nodes of the shared-memory multiprocessor in parallel with scheduling a speculative page-table walk for the virtual address. If the first node receives a TLB entry from another node of the shared-memory multiprocessor via the electrical interconnect in response to the TLB request, the first node cancels the speculative page-table walk. Otherwise, if no response is received, the first node instead waits for the completion of the page-table walk.

    摘要翻译： 所公开的实施例提供了一种使用基于广播的TLB共享技术来减少具有通过电互连连接的两个或更多个节点的共享存储器多处理器系统中的地址转换等待时间的系统。 在操作期间，第一节点接收包括虚拟地址的存储器操作。 在确定第一节点的一个或多个TLB级别将为虚拟地址而错过时，第一节点使用电互连向共享存储器多处理器的一个或多个附加节点广播TLB请求，并且与调度推测页面 -table walk为虚拟地址。 如果第一节点响应于TLB请求经由电互连从另一节点接收到共享存储器多处理器的TLB条目，则第一节点取消推测页表行进。 否则，如果没有收到响应，则第一个节点等待完成页表步行。

    Filtering processor requests based on identifiers
    69.
    发明授权
    Filtering processor requests based on identifiers 有权
    基于标识符过滤处理器请求

    公开(公告)号：US08234642B2

    公开(公告)日：2012-07-31

    申请号：US12434184

    申请日：2009-05-01

    申请人： Timothy J. Slegel ,  Lisa C. Heller ,  Erwin F. Pfeffer ,  Ute Gaertner

    发明人： Timothy J. Slegel ,  Lisa C. Heller ,  Erwin F. Pfeffer ,  Ute Gaertner

    IPC分类号： G06F9/46 ,  G06F9/34

    CPC分类号： G06F9/5027 ,  G06F9/30003 ,  G06F9/3004 ,  G06F9/30076 ,  G06F9/30087 ,  G06F9/5077 ,  G06F12/1036 ,  G06F2209/5013 ,  G06F2212/682

    摘要： Processing within a computing environment is facilitated by filtering requests of the computing environment. A processing unit that receives a request determines whether it is to perform the request. This determination is made by, for instance, comparing an identifier of the request with an identifier of the processing unit making the determination. If there is a mismatch, then the request is blocked. Other processing within the computing environment is also facilitated by selectively using buffer entries. The selection criteria is based, for instance, on identifier information.

    摘要翻译： 通过过滤计算环境的请求来促进计算环境中的处理。 接收请求的处理单元确定是否执行请求。 该确定是通过例如将请求的标识符与进行确定的处理单元的标识符进行比较来进行的。 如果不匹配，则请求被阻止。 还可以通过选择性地使用缓冲区条目来促进计算环境中的其他处理。 选择标准例如基于标识符信息。