公开(公告)号：US20070239940A1

公开(公告)日：2007-10-11

申请号：US11394914

申请日：2006-03-31

申请人： Kshitij Doshi ,  Quinn Jacobson ,  Anne Bracy ,  Hong Wang ,  Per Hammarlund

发明人： Kshitij Doshi ,  Quinn Jacobson ,  Anne Bracy ,  Hong Wang ,  Per Hammarlund

IPC分类号： G06F12/00

CPC分类号： G06F12/0862

摘要： A technique for adjusting a prefetching rate. More particularly, embodiments of the invention relate to a technique to adjust prefetching as a function of the usefulness of the prefetched data.

摘要翻译： 一种用于调整预取速率的技术。 更具体地，本发明的实施例涉及一种根据预取数据的有用性来调整预取的技术。

公开(公告)号：US08762692B2

公开(公告)日：2014-06-24

申请号：US11904395

申请日：2007-09-27

申请人： Ethan Schuchman ,  Hong Wang ,  Chris Weaver ,  Belliappa M Kuttanna ,  Asit Mallick ,  Vivek K De ,  Per Hammarlund

发明人： Ethan Schuchman ,  Hong Wang ,  Chris Weaver ,  Belliappa M Kuttanna ,  Asit Mallick ,  Vivek K De ,  Per Hammarlund

IPC分类号： G06F9/00 ,  G06F1/32 ,  G06F9/30

CPC分类号： G06F9/30083 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3246 ,  G06F1/3265 ,  G06F1/3268 ,  G06F1/3296 ,  G06F9/30043 ,  G06F9/30105 ,  G06F9/3012 ,  G06F9/3013 ,  G06F9/461 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/153 ,  Y02D10/154 ,  Y02D10/172 ,  Y02D50/20

摘要： Methods and apparatuses for reducing power consumption of processor switch operations are disclosed. One or more embodiments may comprise specifying a subset of registers or state storage elements to be involved in a register or state storage operation, performing the register or state storage operation, and performing a switch operation. The embodiments may minimize the number of registers or state storage elements involved with the standby operation by specifying only the subset of registers or state storage elements, which may involve considerably fewer than the total number of registers or state storage or elements of the processor. The switch operation may be switch from one mode to another, such as a transition to or from a sleep mode, a context switch, or the execution of various types of instructions.

摘要翻译： 公开了用于降低处理器开关操作功耗的方法和装置。 一个或多个实施例可以包括指定要参与寄存器或状态存储操作的寄存器或状态存储元件的子集，执行寄存器或状态存储操作，以及执行开关操作。 这些实施例可以通过仅指定寄存器或状态存储元件的子集来最小化与备用操作相关的寄存器或状态存储元件的数量，其可能涉及明显少于处理器的寄存器或状态存储器或元件的总数量。 切换操作可以从一种模式切换到另一种模式，例如转换到睡眠模式，上下文切换或各种类型的指令的执行。

公开(公告)号：US20140025901A1

公开(公告)日：2014-01-23

申请号：US14033463

申请日：2013-09-21

申请人： Quinn A. Jacobson ,  Anne C. Bracy ,  Hong Wang ,  John P. Shen ,  Per Hammarlund ,  Matthew C. Merten ,  Suresh Srinivas ,  Kshitij A. Doshi ,  Gautham Chinya ,  Bratin Saha ,  Ali-Reza Adi-Tabatabai ,  Gad Sheaffer

发明人： Quinn A. Jacobson ,  Anne C. Bracy ,  Hong Wang ,  John P. Shen ,  Per Hammarlund ,  Matthew C. Merten ,  Suresh Srinivas ,  Kshitij A. Doshi ,  Gautham Chinya ,  Bratin Saha ,  Ali-Reza Adi-Tabatabai ,  Gad Sheaffer

IPC分类号： G06F12/08

CPC分类号： G06F12/0815 ,  G06F11/3471 ,  G06F11/3648 ,  G06F12/0804 ,  G06F12/0817 ,  G06F12/0831 ,  G06F12/0842 ,  G06F12/145 ,  G06F2201/865

摘要： A technique for using memory attributes to relay information to a program or other agent. More particularly, embodiments of the invention relate to using memory attribute bits to check various memory properties in an efficient manner.

摘要翻译： 使用存储器属性将信息中继到程序或其他代理的技术。 更具体地，本发明的实施例涉及使用存储器属性位以有效的方式检查各种存储器特性。

公开(公告)号：US20090089562A1

公开(公告)日：2009-04-02

申请号：US11904395

申请日：2007-09-27

申请人： Ethan Schuchman ,  Hong Wang ,  Chris Weaver ,  Belliappa M. Kuttanna ,  Asit Mallick ,  Vivek K. De ,  Per Hammarlund

发明人： Ethan Schuchman ,  Hong Wang ,  Chris Weaver ,  Belliappa M. Kuttanna ,  Asit Mallick ,  Vivek K. De ,  Per Hammarlund

IPC分类号： G06F9/312

CPC分类号： G06F9/30083 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3246 ,  G06F1/3265 ,  G06F1/3268 ,  G06F1/3296 ,  G06F9/30043 ,  G06F9/30105 ,  G06F9/3012 ,  G06F9/3013 ,  G06F9/461 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/153 ,  Y02D10/154 ,  Y02D10/172 ,  Y02D50/20

摘要： Methods and apparatuses for reducing power consumption of processor switch operations are disclosed. One or more embodiments may comprise specifying a subset of registers or state storage elements to be involved in a register or state storage operation, performing the register or state storage operation, and performing a switch operation. The embodiments may minimize the number of registers or state storage elements involved with the standby operation by specifying only the subset of registers or state storage elements, which may involve considerably fewer than the total number of registers or state storage or elements of the processor. The switch operation may be switch from one mode to another, such as a transition to or from a sleep mode, a context switch, or the execution of various types of instructions.

摘要翻译： 公开了用于降低处理器开关操作功耗的方法和装置。 一个或多个实施例可以包括指定要参与寄存器或状态存储操作的寄存器或状态存储元件的子集，执行寄存器或状态存储操作，以及执行开关操作。 这些实施例可以通过仅指定寄存器或状态存储元件的子集来最小化与备用操作相关的寄存器或状态存储元件的数量，其可能涉及明显少于处理器的寄存器或状态存储器或元件的总数量。 切换操作可以从一种模式切换到另一种模式，例如转换到睡眠模式，上下文切换或各种类型的指令的执行。

公开(公告)号：US07631307B2

公开(公告)日：2009-12-08

申请号：US10728649

申请日：2003-12-05

申请人： Perry H. Wang ,  Hong Wang ,  John P. Shen ,  Ashok N. Seshadri ,  Anthony N. Mah ,  William R. Greene ,  Ravi K. Chandran ,  Piyush Desai ,  Steve Shih-wei Liao

发明人： Perry H. Wang ,  Hong Wang ,  John P. Shen ,  Ashok N. Seshadri ,  Anthony N. Mah ,  William R. Greene ,  Ravi K. Chandran ,  Piyush Desai ,  Steve Shih-wei Liao

IPC分类号： G06F9/46 ,  G06F3/00 ,  G06F15/00

CPC分类号： G06F9/4843 ,  G06F9/3009 ,  G06F9/3851 ,  G06F9/542

摘要： A virtual multithreading hardware mechanism provides multi-threading on a single-threaded processor. Thread switches are triggered by user-defined triggers. Synchronous triggers may be defined in the form of special trigger instructions. Asynchronous triggers may be defined via special marking instructions that identify an asynchronous trigger condition. The asynchronous trigger condition may be based on a plurality of atomic processor events. Minimal context information, such as only an instruction pointer address, is maintained by the hardware upon a thread switch. In contrast to traditional simultaneous multithreading schemes, the virtual multithreading hardware provides thread switches that are transparent to an operating system and that may be performed without operating system intervention.

摘要翻译： 虚拟多线程硬件机制在单线程处理器上提供多线程。 线程切换由用户定义的触发器触发。 可以以特殊触发指令的形式定义同步触发。 可以通过标识异步触发条件的特殊标记指令定义异步触发。 异步触发条件可以基于多个原子处理器事件。 在线程切换时，由硬件维护的最小上下文信息，例如仅指令指针地址。 与传统的同时多线程方案相反，虚拟多线程硬件提供对操作系统透明的线程切换，可以在不进行操作系统干预的情况下执行。

公开(公告)号：US08078831B2

公开(公告)日：2011-12-13

申请号：US12909774

申请日：2010-10-21

申请人： Hong Wang ,  Perry H. Wang ,  Jeffery A. Brown ,  Per Hammarlund ,  George Z. Chrysos ,  Doron Orenstein ,  Steve Shih-wei Liao ,  John P. Shen

发明人： Hong Wang ,  Perry H. Wang ,  Jeffery A. Brown ,  Per Hammarlund ,  George Z. Chrysos ,  Doron Orenstein ,  Steve Shih-wei Liao ,  John P. Shen

IPC分类号： G06F15/00 ,  G06F15/76

CPC分类号： G06F9/3842 ,  G06F9/383 ,  G06F9/3851 ,  G06F12/0862

摘要： Apparatus, system and methods are provided for performing speculative data prefetching in a chip multiprocessor (CMP). Data is prefetched by a helper thread that runs on one core of the CMP while a main program runs concurrently on another core of the CMP. Data prefetched by the helper thread is provided to the helper core. For one embodiment, the data prefetched by the helper thread is pushed to the main core. It may or may not be provided to the helper core as well. A push of prefetched data to the main core may occur during a broadcast of the data to all cores of an affinity group. For at least one other embodiment, the data prefetched by a helper thread is provided, upon request from the main core, to the main core from the helper core's local cache.

摘要翻译： 提供了用于在芯片多处理器（CMP）中执行推测性数据预取的装置，系统和方法。 数据由在CMP的一个核心上运行的辅助线程预取，而主程序在CMP的另一个核心上同时运行。 由辅助线程预取的数据被提供给辅助核心。 对于一个实施例，由辅助线程预取的数据被推送到主核心。 它也可以也可以不被提供给辅助核心。 在将数据广播到亲和组的所有核心的过程中，可能会将预取数据推送到主核心。 对于至少另一个实施例，根据主核心的请求，从辅助核心的本地高速缓存提供由辅助线程预取的数据到主核心。

公开(公告)号：US07814469B2

公开(公告)日：2010-10-12

申请号：US10423633

申请日：2003-04-24

申请人： Hong Wang ,  Tor M. Aamodt ,  Pedro Marcuello ,  Jared W. Stark, IV ,  John P. Shen ,  Antonio González ,  Per Hammarlund ,  Gerolf F. Hoflehner ,  Perry H. Wang ,  Steve Shih-wei Liao

发明人： Hong Wang ,  Tor M. Aamodt ,  Pedro Marcuello ,  Jared W. Stark, IV ,  John P. Shen ,  Antonio González ,  Per Hammarlund ,  Gerolf F. Hoflehner ,  Perry H. Wang ,  Steve Shih-wei Liao

IPC分类号： G06F9/445 ,  G06F9/30 ,  G06F9/40 ,  G06F7/38 ,  G06F13/28

CPC分类号： G06F9/4843 ,  G06F8/433 ,  G06F9/3009 ,  G06F9/3808 ,  G06F9/3832 ,  G06F9/3842 ,  G06F9/3851

摘要： The latencies associated with retrieving instruction information for a main thread are decreased through the use of a simultaneous helper thread. The helper thread is a speculative prefetch thread to perform instruction prefetch and/or trace pre-build for the main thread.

摘要翻译： 通过使用同时提供的线程来减少与检索主线程的指令信息相关的延迟。 辅助线程是用于为主线程执行指令预取和/或跟踪预构建的推测性预取线程。

公开(公告)号：US08171268B2

公开(公告)日：2012-05-01

申请号：US11230721

申请日：2005-09-19

申请人： Chris J. Newburn ,  Dion Rodgers ,  Bryant E. Bigbee ,  Shivnandan D. Kaushik ,  Gautham N. Chinya ,  Xiang Zou ,  Hong Wang

发明人： Chris J. Newburn ,  Dion Rodgers ,  Bryant E. Bigbee ,  Shivnandan D. Kaushik ,  Gautham N. Chinya ,  Xiang Zou ,  Hong Wang

IPC分类号： G06F9/30

CPC分类号： G06F9/461

摘要： A technique for managing context state information enables a reduced number of save and restore operations. At least one embodiment includes a plurality of save area segments to store a plurality of machine context state information, which can be saved into the segments and restored to the machine state. One embodiment includes at least one in-use bit vector to indicate status of the plurality of machine context information stored in the segments, and another vector associated with the machine state.

摘要翻译： 用于管理上下文状态信息的技术能够减少数量的保存和恢复操作。 至少一个实施例包括多个保存区域段以存储多个机器上下文状态信息，其可被保存到段中并恢复到机器状态。 一个实施例包括至少一个用于指示存储在段中的多个机器上下文信息的状态的使用位向量，以及与机器状态相关联的另一向量。

公开(公告)号：US08566567B2

公开(公告)日：2013-10-22

申请号：US13529630

申请日：2012-06-21

申请人： Chris J. Newburn ,  Robert Knight ,  Robert Geva ,  Dion Rodgers ,  Xiang Zou ,  Hong Wang ,  Bryant E. Bigbee ,  Ittai Anati

发明人： Chris J. Newburn ,  Robert Knight ,  Robert Geva ,  Dion Rodgers ,  Xiang Zou ,  Hong Wang ,  Bryant E. Bigbee ,  Ittai Anati

IPC分类号： G06F15/00 ,  G06F9/30 ,  G06F9/40

CPC分类号： G06F9/542 ,  G06F11/348 ,  G06F11/3612 ,  G06F2201/86 ,  G06F2201/885

摘要： Method, apparatus, and system for monitoring performance within a processing resource, which may be used to modify user-level software. Some embodiments of the invention pertain to an architecture to allow a user to improve software running on a processing resources on a per-thread basis in real-time and without incurring significant processing overhead.

公开(公告)号：US08296552B2

公开(公告)日：2012-10-23

申请号：US13172088

申请日：2011-06-29

申请人： Gautham Chinya ,  Robert Geva ,  Robert Knight ,  Hong Wang ,  Xiang Zou

发明人： Gautham Chinya ,  Robert Geva ,  Robert Knight ,  Hong Wang ,  Xiang Zou

IPC分类号： G06F13/00 ,  G06F9/46 ,  G06F7/38 ,  G06F9/00 ,  G06F9/44 ,  G06F13/28 ,  G06F12/00

CPC分类号： G06F9/4812 ,  G06F11/3466 ,  G06F13/14 ,  G06F2201/88

摘要： In one embodiment, the present invention includes a method of determining a relative priority between a first agent and a second agent, and assigning the first agent to a first channel and the second agent to a second channel according to the relative priority. Depending on the currently programmed status of the channels, information stored in at least one of the channels may be dynamically migrated to another channel based on the assignments. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括确定第一代理和第二代理之间的相对优先级的方法，以及根据相对优先级将第一代理分配给第一通道，将第二代理分配给第二通道。 根据通道的当前编程的状态，存储在至少一个通道中的信息可以基于分配被动态迁移到另一个通道。 描述和要求保护其他实施例。