公开(公告)号：US06928726B2

公开(公告)日：2005-08-16

申请号：US10626058

申请日：2003-07-24

申请人： James A. Zollo ,  John K. Arledge ,  John C. Barron ,  Gary R. Burhance ,  John Holley ,  Henry F. Liebman

发明人： James A. Zollo ,  John K. Arledge ,  John C. Barron ,  Gary R. Burhance ,  John Holley ,  Henry F. Liebman

IPC分类号： H05K1/11 ,  H05K1/18 ,  H05K3/46 ,  H05K3/30 ,  H05K1/16

CPC分类号： H05K1/185 ,  H05K1/112 ,  H05K3/4602 ,  H05K2201/09509 ,  H05K2201/10636 ,  Y02P70/611 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49165

摘要： A substrate assembly (10) and method of making same has at least one embedded component (25) in a via (24) of a substrate core (22) and includes a first adhesive layer (20) coupled to the substrate core, and a second adhesive layer (26) on at least portions of a top surface of the substrate core and above portions of the embedded component. The substrate assembly can further include a first conductive layer (18) adhered to the bottom surface of the substrate core and a second conductive layer (28) on the second adhesive layer. The substrate assembly can further include an interconnection (36) between a conductive surface of the embedded component and at least one among the first conductive layer and the second conductive layer. The interconnection can be formed through an opening (34) that at least temporarily exposes at least a conductive surface (32) of the embedded component.

摘要翻译： 衬底组件（10）及其制造方法在衬底芯（22）的通孔（24）中具有至少一个嵌入组件（25），并且包括耦合到衬底芯的第一粘合剂层（20）和 第二粘合剂层（26）在衬底芯的顶表面的至少部分上和嵌入部件的部分之上。 衬底组件还可以包括粘附到衬底芯的底表面的第一导电层（18）和第二粘合剂层上的第二导电层（28）。 衬底组件还可以包括在嵌入部件的导电表面与第一导电层和第二导电层中的至少一个之间的互连（36）。 互连可以通过至少暂时暴露嵌入式部件的导电表面（32）的开口（34）形成。

公开(公告)号：US5410181A

公开(公告)日：1995-04-25

申请号：US262180

申请日：1994-06-20

申请人： James A. Zollo ,  Barbara R. Doutre ,  Rudy Yorio

发明人： James A. Zollo ,  Barbara R. Doutre ,  Rudy Yorio

IPC分类号： G11C5/00 ,  H01L21/60 ,  H01L23/13 ,  H01L29/78 ,  H01L31/00

CPC分类号： H01L23/13 ,  H01L24/81 ,  H01L2224/13144 ,  H01L2224/32188 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2224/81801 ,  H01L24/45 ,  H01L24/48 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15151

摘要： An integrated circuit (106) having an optically erasable portion (114) is joined to a substrate (102) such that the optically erasable portion faces the substrate. The substrate (102) includes an aperture (104) that exposes the optically erasable portion (114) of the integrated circuit providing erasing capability to the integrated circuit (106). A plug (110) impermeable to light may be inserted into the aperture (104) to provide a sealed window to the optically erasable portion (114) of the integrated circuit (106).

摘要翻译： 具有光学可擦除部分（114）的集成电路（106）被接合到基板（102），使得光学可擦除部分面向基板。 衬底（102）包括孔（104），其向集成电路（106）暴露提供擦除能力的集成电路的光学可擦除部分（114）。 可以将不透光的插头（110）插入孔（104）中，以向集成电路（106）的光学可擦除部分（114）提供密封的窗口。

公开(公告)号：US06972382B2

公开(公告)日：2005-12-06

申请号：US10626242

申请日：2003-07-24

申请人： James A. Zollo ,  Nitin B. Desai

发明人： James A. Zollo ,  Nitin B. Desai

IPC分类号： H05K3/46 ,  H05K1/11 ,  H01R12/04

CPC分类号： H05K3/4623 ,  H05K3/4652 ,  H05K2201/09509 ,  H05K2201/09527 ,  H05K2201/09536 ,  H05K2201/096 ,  Y10T29/49126 ,  Y10T29/49155

摘要： A multilayer circuit board (50) includes a plurality of substrate cores (34 and 44), an adhesive/bonding layer (55) between at least two among the plurality of substrate cores, and a microvia (35 and 45) in each of at least two of the plurality of substrate cores. The microvia includes a conductive interconnection (39) between a top conductive surface and a bottom conductive surface of each of the plurality of substrate cores and the microvia in a first substrate core is arranged to be inverted relative to a microvia in a second substrate core. The multilayer circuit board can further include a plated through-hole (54) through the plurality of substrate cores and the adhesive/bonding layer such that at least two among the top conductive surfaces (32 or 46) and the bottom conductive surfaces (36 or 42) of the plurality of substrate cores are connected.

摘要翻译： 多层电路板（50）包括多个基板芯（34和44），多个基板芯中的至少两个之间的粘合/粘合层（55）和每个基板芯中的微孔（35和45） 多个基板芯中的至少两个。 微孔包括在多个基板芯的每个的顶部导电表面和底部导电表面之间的导电互连（39），并且第一基板芯中的微孔被布置成相对于第二基板芯中的微孔而相反。 多层电路板还可以包括通过多个衬底芯和粘合/粘合层的电镀通孔（54），使得顶部导电表面（32或46）和底部导电表面（36或36）中的至少两个 连接多个基板芯的42）。

公开(公告)号：US5495450A

公开(公告)日：1996-02-27

申请号：US345035

申请日：1994-11-25

申请人： James A. Zollo ,  Barbara R. Doutre ,  Rudy Yorio

发明人： James A. Zollo ,  Barbara R. Doutre ,  Rudy Yorio

IPC分类号： G11C5/00 ,  H01L21/60 ,  H01L23/13 ,  G11C7/00 ,  H01L29/78

CPC分类号： H01L23/13 ,  H01L24/81 ,  H01L2224/13144 ,  H01L2224/32188 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2224/81801 ,  H01L24/45 ,  H01L24/48 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15151

摘要： An integrated circuit (106) having an optically erasable portion (114) is joined to a substrate (102) such that the optically erasable portion faces the substrate. The substrate (102) includes an aperture (104) that exposes the optically erasable portion (114) of the integrated circuit providing erasing capability to the integrated circuit (106). A plug (110) impermeable to light may be inserted into the aperture (104) to provide a sealed window to the optically erasable portion (114) of the integrated circuit (106).

摘要翻译： 具有光学可擦除部分（114）的集成电路（106）被接合到基板（102），使得光学可擦除部分面向基板。 衬底（102）包括孔（104），其向集成电路（106）暴露提供擦除能力的集成电路的光学可擦除部分（114）。 可以将不透光的插头（110）插入孔（104）中，以向集成电路（106）的光学可擦除部分（114）提供密封的窗口。

公开(公告)号：US5172303A

公开(公告)日：1992-12-15

申请号：US617323

申请日：1990-11-23

申请人： Lonnie L. Bernardoni ,  James A. Zollo ,  Kenneth R. Thompson

发明人： Lonnie L. Bernardoni ,  James A. Zollo ,  Kenneth R. Thompson

IPC分类号： H01L25/10

CPC分类号： H01L25/105 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/1058 ,  H01L2225/1082 ,  H01L2225/1088 ,  H01L24/73 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/16195 ,  H01L2924/1627 ,  H01L2924/1815

摘要： A stackable surface mount electronic component assembly 100 allowing for the stacking of electronic components 108, and 112 is disclosed. The stackable surface mount electronic component assembly 100 includes electronic component carriers 102, and 114, each having an electronic component 108, and 112 respectively. The two carriers 102, and 114, are electrically interconnected by the use of solder balls 106. Electronic component carrier 114 is in turn attached to an external printed circuit board by the use of solder balls 110. Optionally, each of the electronic components 108, 112 can be encapsulated using encapsulation material prior to the joining of the two carriers 102, and 114. In an alternate embodiment recesses 302 are located on top of the elevated peripheral edge 116 allowing for the proper alignment of the two carriers 102, and 114.

摘要翻译： 公开了一种可堆放电子元件108和112的堆叠式表面贴装电子元件组件100。 可堆叠表面安装电子部件组件100包括分别具有电子部件108和112的电子部件载体102和114。 两个载体102和114通过使用焊球106电互连。电子部件载体114又通过使用焊球110附接到外部印刷电路板。可选地，每个电子部件108， 112可以在两个载体102和114的接合之前使用封装材料封装。在替代实施例中，凹部302位于升高的外围边缘116的顶部，允许两个载体102和114的适当对准。

公开(公告)号：US07286366B2

公开(公告)日：2007-10-23

申请号：US11089065

申请日：2005-03-24

申请人： James A. Zollo ,  John K. Arledge ,  Nitin B. Desai

发明人： James A. Zollo ,  John K. Arledge ,  Nitin B. Desai

IPC分类号： H05K1/18

CPC分类号： H05K1/184 ,  H05K1/185 ,  H05K3/4046 ,  H05K3/4611 ,  H05K2201/10636 ,  Y02P70/611 ,  Y10T29/41 ,  Y10T29/417 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49137 ,  Y10T29/49139

摘要： A multilayer substrate assembly (80) includes at least one embedded component (52) within a plurality of stacked pre-processed substrates. Each pre-processed substrate can have a core dielectric (14), patterned conductive surfaces (12 and 16) on opposing sides of the core dielectric, and at least one hole (18) in each of at least two adjacently stacked pre-processed substrates such that at least two holes are substantially aligned on top of each other forming a single hole (19). The assembly further includes a processed adhesive layer (48) between top and bottom surfaces of respective pre-processed substrates. The embedded component is placed in the single hole and forms a gap (67 & 66) between the embedded component and a peripheral wall of the single hole. When the assembly is biased, the processed adhesive layer fills the gap to form the assembly having the embedded component cross-secting the plurality of pre-processed substrates.

摘要翻译： 多层衬底组件（80）包括在多个堆叠的预处理衬底内的至少一个嵌入部件（52）。 每个预处理衬底可以具有芯电介质（14），在芯电介质的相对侧上的图案化导电表面（12和16）以及至少两个相邻堆叠的预处理衬底中的每一个中的至少一个孔（18） 使得至少两个孔基本对准在彼此的顶部上，形成单个孔（19）。 组件还包括在相应的预处理衬底的顶表面和底表面之间的经处理的粘合剂层（48）。 将嵌入式部件放置在单个孔中，并在嵌入部件与单个孔的周围壁之间形成间隙（67＆66）。 当组件被偏压时，经处理的粘合剂层填充间隙以形成具有与多个预处理基板交叉的嵌入部件的组件。

公开(公告)号：US07594318B2

公开(公告)日：2009-09-29

申请号：US11854098

申请日：2007-09-12

申请人： James A. Zollo ,  John K. Arledge ,  Nitin B. Desai

发明人： James A. Zollo ,  John K. Arledge ,  Nitin B. Desai

IPC分类号： H05K1/18 ,  H05K3/30 ,  H05K1/16

CPC分类号： H05K1/184 ,  H05K1/185 ,  H05K3/4046 ,  H05K3/4611 ,  H05K2201/10636 ,  Y02P70/611 ,  Y10T29/41 ,  Y10T29/417 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49137 ,  Y10T29/49139

摘要： A multilayer substrate assembly (80) includes at least one embedded component (52) within a plurality of stacked pre-processed substrates. Each pre-processed substrate can have a core dielectric (14), patterned conductive surfaces (12 and 16) on opposing sides of the core dielectric, and at least one hole (18) in each of at least two adjacently stacked pre-processed substrates such that at least two holes are substantially aligned on top of each other forming a single hole (19). The assembly further includes a processed adhesive layer (48) between top and bottom surfaces of respective pre-processed substrates. The embedded component is placed in the single hole and forms a gap (67 & 66) between the embedded component and a peripheral wall of the single hole. When the assembly is biased, the processed adhesive layer fills the gap to form the assembly having the embedded component cross-secting the plurality of pre-processed substrates.

摘要翻译： 多层衬底组件（80）包括在多个堆叠的预处理衬底内的至少一个嵌入部件（52）。 每个预处理衬底可以具有芯电介质（14），在芯电介质的相对侧上的图案化导电表面（12和16）以及至少两个相邻堆叠的预处理衬底中的每一个中的至少一个孔（18） 使得至少两个孔基本对准在彼此的顶部上，形成单个孔（19）。 组件还包括在相应的预处理衬底的顶表面和底表面之间的经处理的粘合剂层（48）。 将嵌入式部件放置在单个孔中，并在嵌入部件与单个孔的周围壁之间形成间隙（67＆66）。 当组件偏压时，经处理的粘合剂层填充间隙以形成具有与多个预处理衬底交叉的嵌入部件的组件。

公开(公告)号：US07025596B2

公开(公告)日：2006-04-11

申请号：US10867345

申请日：2004-06-14

申请人： James A. Zollo ,  Bonnie J. Bachman ,  Alan R. Beatty ,  Stephen O. Bozzone ,  Nitin B. Desai ,  Ronald J. Kelley ,  Rami C. Levy

发明人： James A. Zollo ,  Bonnie J. Bachman ,  Alan R. Beatty ,  Stephen O. Bozzone ,  Nitin B. Desai ,  Ronald J. Kelley ,  Rami C. Levy

IPC分类号： H01R33/00

CPC分类号： H01R4/64 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01R12/7076 ,  Y10T428/24033 ,  Y10T442/3504 ,  Y10T442/3659 ,  Y10T442/3683 ,  H01L2924/00014 ,  H01L2924/00

摘要： A method and apparatus form electrical connections between electronic circuits and conductive threads (102, 104, 106, 108) that are interwoven into textile material (130). Electronic circuits (128), such as semiconductor dies, are connected to a carrier (132) and electrical connections (136) are made to conductive connection areas (110, 112, 114, 116) on the carrier (132). Conductive stitching (202, 204, 206, 208) provides electrical contacts for both the conductive connection areas (110, 112, 114, 116) on the carrier (132) and the conductive threads (102, 104, 106, 108) that are interwoven into the textile material (130). Optionally, a thin, flexible substrate material (132) is perforated during the stitching process.

摘要翻译： 一种方法和装置形成电子电路与交织到纺织材料（130）中的导电丝线（102,104,106,108）之间的电连接。 诸如半导体管芯的电子电路（128）连接到载体（132），并且电连接（136）被制成载体（132）上的导电连接区域（110,112,114,116）。 导电缝合（202,204,206,208）为载体（132）上的导电连接区域（110,112,114,116）和导电线（102,104,106,108）两者提供电接触，​​导电连接区域 交织到纺织材料（130）中。 可选地，在缝合过程期间穿孔薄的柔性基底材料（132）。

公开(公告)号：US06452811B1

公开(公告)日：2002-09-17

申请号：US09654073

申请日：2000-09-01

申请人： James L. Tracy ,  James A. Zollo

发明人： James L. Tracy ,  James A. Zollo

IPC分类号： H05K900

CPC分类号： H05K1/141 ,  H05K1/147 ,  H05K1/189 ,  H05K3/363 ,  H05K2201/056 ,  H05K2201/10371

摘要： Methods and apparatus for adding additional circuitry (19) to a circuit board (11) having a radiation shield (14) associated therewith include the additional circuitry (19) mounted onto a flex circuit (21) which in turn is mounted on the radiation shield (14). A conductor (32) containing portion (24) of the flex circuit (21) extends therefrom and is routed around and through a cutout (18) in the bottom surface of the radiation shield (14). The conductor (32) is connected to the printed circuit board (11) at the location of the cutout (18) in the radiation shield (14).

摘要翻译： 将附加电路（19）添加到具有与其相关联的辐射屏蔽（14）的电路板（11）的方法和装置包括安装在柔性电路（21）上的附加电路（19），柔性电路（21）又安装在辐射屏蔽 （14）。 柔性电路（21）的容纳部分（24）的导体（32）从其延伸并绕过并穿过辐射屏蔽（14）的底表面中的切口（18）。 导体（32）在辐射屏蔽（14）中的切口（18）的位置处连接到印刷电路板（11）。