利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

190 条记录 (耗时 0.029 秒)

    Methods and structures for planar and multiple-gate transistors formed on SOI
    4.
    发明授权
    Methods and structures for planar and multiple-gate transistors formed on SOI 有权
    在SOI上形成的平面和多栅极晶体管的方法和结构

    公开(公告)号：US07851276B2

    公开(公告)日：2010-12-14

    申请号：US11676480

    申请日：2007-02-19

    申请人： Fu-Liang Yang ,  Yee-Chia Yeo ,  Chenming Hu

    发明人： Fu-Liang Yang ,  Yee-Chia Yeo ,  Chenming Hu

    IPC分类号： H01L21/00 ,  H01L21/48

    CPC分类号： H01L27/1203 ,  H01L21/84 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7854

    摘要： A semiconductor device includes an insulator layer, a semiconductor layer, a first transistor, and a second transistor. The semiconductor layer is overlying the insulator layer. A first portion of the semiconductor layer has a first thickness. A second portion of the semiconductor layer has a second thickness. The second thickness is larger than the first thickness. The first transistor has a first active region formed from the first portion of the semiconductor layer. The second transistor has a second active region formed from the second portion of the semiconductor layer. The first transistor may be a planar transistor and the second transistor may be a multiple-gate transistor, for example.

    摘要翻译： 半导体器件包括绝缘体层，半导体层，第一晶体管和第二晶体管。 半导体层覆盖绝缘体层。 半导体层的第一部分具有第一厚度。 半导体层的第二部分具有第二厚度。 第二厚度大于第一厚度。 第一晶体管具有由半导体层的第一部分形成的第一有源区。 第二晶体管具有由半导体层的第二部分形成的第二有源区。 第一晶体管可以是平面晶体管，例如，第二晶体管可以是多栅极晶体管。

    Doping of Semiconductor Fin Devices
    5.
    发明申请
    Doping of Semiconductor Fin Devices 有权
    半导体鳍片器件的掺杂

    公开(公告)号：US20100176424A1

    公开(公告)日：2010-07-15

    申请号：US12732011

    申请日：2010-03-25

    申请人： Yee-Chia Yeo ,  Ping-Wei Wang ,  Hao-Yu Chen ,  Fu-Liang Yang ,  Chenming Hu

    发明人： Yee-Chia Yeo ,  Ping-Wei Wang ,  Hao-Yu Chen ,  Fu-Liang Yang ,  Chenming Hu

    IPC分类号： H01L29/786 ,  H01L29/04

    CPC分类号： H01L29/785 ,  H01L21/26586 ,  H01L29/66803

    摘要： A semiconductor structure includes of a plurality of semiconductor fins overlying an insulator layer, a gate dielectric overlying a portion of said semiconductor fin, and a gate electrode overlying the gate dielectric. Each of the semiconductor fins has a top surface, a first sidewall surface, and a second sidewall surface. Dopant ions are implanted at a first angle (e.g., greater than about 7°) with respect to the normal of the top surface of the semiconductor fin to dope the first sidewall surface and the top surface. Further dopant ions are implanted with respect to the normal of the top surface of the semiconductor fin to dope the second sidewall surface and the top surface.

    摘要翻译： 半导体结构包括覆盖绝缘体层的多个半导体鳍片，覆盖所述半导体鳍片的一部分的栅极电介质和覆盖栅极电介质的栅电极。 每个半导体翅片具有顶表面，第一侧壁表面和第二侧壁表面。 掺杂离子相对于半导体鳍片的顶表面的法线以第一角度（例如，大于约7°）注入，以掺杂第一侧壁表面和顶表面。 相对于半导体鳍片的顶表面的法线注入另外的掺杂剂离子以掺杂第二侧壁表面和顶表面。

    Doping of semiconductor fin devices
    6.
    发明授权
    Doping of semiconductor fin devices 有权
    掺杂半导体鳍片器件

    公开(公告)号：US07701008B2

    公开(公告)日：2010-04-20

    申请号：US11446890

    申请日：2006-06-05

    申请人： Yee-Chia Yeo ,  Ping-Wei Wang ,  Hao-Yu Chen ,  Fu-Liang Yang ,  Chenming Hu

    发明人： Yee-Chia Yeo ,  Ping-Wei Wang ,  Hao-Yu Chen ,  Fu-Liang Yang ,  Chenming Hu

    IPC分类号： H01L29/76

    CPC分类号： H01L29/785 ,  H01L21/26586 ,  H01L29/66803

    摘要： A semiconductor structure includes of a plurality of semiconductor fins overlying an insulator layer, a gate dielectric overlying a portion of said semiconductor fin, and a gate electrode overlying the gate dielectric. Each of the semiconductor fins has a top surface, a first sidewall surface, and a second sidewall surface. Dopant ions are implanted at a first angle (e.g., greater than about 7°) with respect to the normal of the top surface of the semiconductor fin to dope the first sidewall surface and the top surface. Further dopant ions are implanted with respect to the normal of the top surface of the semiconductor fin to dope the second sidewall surface and the top surface.

    摘要翻译： 半导体结构包括覆盖绝缘体层的多个半导体鳍片，覆盖所述半导体鳍片的一部分的栅极电介质和覆盖栅极电介质的栅电极。 每个半导体翅片具有顶表面，第一侧壁表面和第二侧壁表面。 掺杂离子相对于半导体鳍片的顶表面的法线以第一角度（例如，大于约7°）注入，以掺杂第一侧壁表面和顶表面。 相对于半导体鳍片的顶表面的法线注入另外的掺杂剂离子以掺杂第二侧壁表面和顶表面。