公开(公告)号：US09662812B2

公开(公告)日：2017-05-30

申请号：US13485307

申请日：2012-05-31

申请人： Chih-Hao Chen ,  Hsien-Wen Liu ,  Yi-Lin Tsai ,  Jui-Pin Hung ,  Jing-Cheng Lin

发明人： Chih-Hao Chen ,  Hsien-Wen Liu ,  Yi-Lin Tsai ,  Jui-Pin Hung ,  Jing-Cheng Lin

IPC分类号： B29C43/18 ,  H01L21/56 ,  H01L23/31 ,  H01L23/00

CPC分类号： B29C43/18 ,  H01L21/565 ,  H01L23/3121 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2924/1531 ,  H01L2924/157 ,  H01L2924/00012 ,  H01L2224/81

摘要： A method includes molding a polymer onto a package component. The step of molding includes a first molding stage performed at a first temperature, and a second molding stage performed at a second temperature different from the first temperature.

公开(公告)号：US20130207306A1

公开(公告)日：2013-08-15

申请号：US13485307

申请日：2012-05-31

申请人： Chih-Hao Chen ,  Hsien-Wen Liu ,  Yi-Lin Tsai ,  Jui-Pin Hung ,  Jing-Cheng Lin

发明人： Chih-Hao Chen ,  Hsien-Wen Liu ,  Yi-Lin Tsai ,  Jui-Pin Hung ,  Jing-Cheng Lin

IPC分类号： B29C43/18 ,  H01L21/56

CPC分类号： B29C43/18 ,  H01L21/565 ,  H01L23/3121 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2924/1531 ,  H01L2924/157 ,  H01L2924/00012 ,  H01L2224/81

摘要： A method includes molding a polymer onto a package component. The step of molding includes a first molding stage performed at a first temperature, and a second molding stage performed at a second temperature different from the first temperature.

摘要翻译： 一种方法包括将聚合物模塑到包装部件上。 模制步骤包括在第一温度下进行的第一模塑阶段和在与第一温度不同的第二温度下进行的第二模塑阶段。

公开(公告)号：US20130122689A1

公开(公告)日：2013-05-16

申请号：US13298014

申请日：2011-11-16

申请人： Chung Yu Wang ,  Jui-Pin Hung ,  Chih-Hao Chen ,  Chun-Hsing Su ,  Yi-Chao Mao ,  Kung-Chen Yeh ,  Yi-Lin Tsai ,  Ying-Tz Hung ,  Chin-Fu Kao ,  Shih-Yi Syu ,  Chin-Chuan Chang ,  Hsien-Wen Liu ,  Long Hua Lee

发明人： Chung Yu Wang ,  Jui-Pin Hung ,  Chih-Hao Chen ,  Chun-Hsing Su ,  Yi-Chao Mao ,  Kung-Chen Yeh ,  Yi-Lin Tsai ,  Ying-Tz Hung ,  Chin-Fu Kao ,  Shih-Yi Syu ,  Chin-Chuan Chang ,  Hsien-Wen Liu ,  Long Hua Lee

IPC分类号： H01L21/78

CPC分类号： H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/50 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/11002 ,  H01L2224/13025 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/11 ,  H01L2924/00

摘要： A method includes performing a dicing on a composite wafer including a plurality of dies, wherein the composite wafer is bonded on a carrier when the step of dicing is performed. After the step of dicing, the composite wafer is mounted onto a tape. The carrier is then de-bonded from the composite wafer and the first tape.

摘要翻译： 一种方法包括在包括多个管芯的复合晶片上执行切割，其中当执行切割步骤时，复合晶片结合在载体上。 在切割步骤之后，将复合晶片安装在带上。 然后将载体从复合晶片和第一带去粘合。

公开(公告)号：US08772929B2

公开(公告)日：2014-07-08

申请号：US13297992

申请日：2011-11-16

申请人： Chih-Hao Chen ,  Long Hua Lee ,  Chun-Hsing Su ,  Yi-Lin Tsai ,  Kung-Chen Yeh ,  Chung Yu Wang ,  Jui-Pin Hung ,  Jing-Cheng Lin

发明人： Chih-Hao Chen ,  Long Hua Lee ,  Chun-Hsing Su ,  Yi-Lin Tsai ,  Kung-Chen Yeh ,  Chung Yu Wang ,  Jui-Pin Hung ,  Jing-Cheng Lin

IPC分类号： H01L23/48 ,  H01L21/78

CPC分类号： H01L21/563 ,  H01L21/561 ,  H01L21/78 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/81 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L29/0657 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/26145 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2224/9202 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/351 ,  H01L2224/81 ,  H01L2224/32225 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2224/11 ,  H01L2924/014 ,  H01L2924/0665

摘要： A wafer level package includes a semiconductor die bonded on a supporting wafer. The semiconductor die has at least a step recess at its substrate. An underfill layer is formed between the semiconductor die and the supporting wafer. Moreover, the height of the underfill layer is limited by the step recess. During a fabrication process of the wafer level package, the step recess helps to reduce the stress on the wafer level package.

摘要翻译： 晶片级封装包括结合在支撑晶片上的半导体管芯。 半导体管芯在其衬底上至少有一个台阶凹槽。 在半导体管芯和支撑晶片之间形成底部填充层。 此外，底部填充层的高度受到台阶凹槽的限制。 在晶片级封装的制造过程中，台阶凹槽有助于减小晶片级封装上的应力。

公开(公告)号：US08629043B2

公开(公告)日：2014-01-14

申请号：US13298014

申请日：2011-11-16

申请人： Chung Yu Wang ,  Jui-Pin Hung ,  Chih-Hao Chen ,  Chun-Hsing Su ,  Yi-Chao Mao ,  Kung-Chen Yeh ,  Yi-Lin Tsai ,  Ying-Tz Hung ,  Chin-Fu Kao ,  Shih-Yi Syu ,  Chin-Chuan Chang ,  Hsien-Wen Liu ,  Long Hua Lee

发明人： Chung Yu Wang ,  Jui-Pin Hung ,  Chih-Hao Chen ,  Chun-Hsing Su ,  Yi-Chao Mao ,  Kung-Chen Yeh ,  Yi-Lin Tsai ,  Ying-Tz Hung ,  Chin-Fu Kao ,  Shih-Yi Syu ,  Chin-Chuan Chang ,  Hsien-Wen Liu ,  Long Hua Lee

IPC分类号： H01L21/78

CPC分类号： H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/50 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/11002 ,  H01L2224/13025 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/11 ,  H01L2924/00

摘要： A method includes performing a dicing on a composite wafer including a plurality of dies, wherein the composite wafer is bonded on a carrier when the step of dicing is performed. After the step of dicing, the composite wafer is mounted onto a tape. The carrier is then de-bonded from the composite wafer and the first tape.

摘要翻译： 一种方法包括在包括多个管芯的复合晶片上执行切割，其中当执行切割步骤时，复合晶片结合在载体上。 在切割步骤之后，将复合晶片安装在带上。 然后将载体从复合晶片和第一带去粘合。

公开(公告)号：US20130119533A1

公开(公告)日：2013-05-16

申请号：US13297992

申请日：2011-11-16

申请人： Chih-Hao Chen ,  Long Hua Lee ,  Chun-Hsing Su ,  Yi-Lin Tsai ,  Kung-Chen Yeh ,  Chung Yu Wang ,  Jui-Pin Hung ,  Jing-Cheng Lin

发明人： Chih-Hao Chen ,  Long Hua Lee ,  Chun-Hsing Su ,  Yi-Lin Tsai ,  Kung-Chen Yeh ,  Chung Yu Wang ,  Jui-Pin Hung ,  Jing-Cheng Lin

IPC分类号： H01L23/48 ,  H01L21/78

CPC分类号： H01L21/563 ,  H01L21/561 ,  H01L21/78 ,  H01L24/13 ,  H01L24/16 ,  H01L24/32 ,  H01L24/81 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L29/0657 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/26145 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81815 ,  H01L2224/83104 ,  H01L2224/9202 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/351 ,  H01L2224/81 ,  H01L2224/32225 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2224/11 ,  H01L2924/014 ,  H01L2924/0665

摘要： A wafer level package includes a semiconductor die bonded on a supporting wafer. The semiconductor die has at least a step recess at its substrate. An underfill layer is formed between the semiconductor die and the supporting wafer. Moreover, the height of the underfill layer is limited by the step recess. During a fabrication process of the wafer level package, the step recess helps to reduce the stress on the wafer level package.

摘要翻译： 晶片级封装包括结合在支撑晶片上的半导体管芯。 半导体管芯在其衬底上至少有一个台阶凹槽。 在半导体管芯和支撑晶片之间形成底部填充层。 此外，底部填充层的高度受到台阶凹槽的限制。 在晶片级封装的制造过程中，台阶凹槽有助于减小晶片级封装上的应力。

公开(公告)号：US07861028B2

公开(公告)日：2010-12-28

申请号：US12155566

申请日：2008-06-06

申请人： Yi-Lin Tsai ,  Tei-Wei Kuo ,  Jen-Wei Hsieh ,  Yuan-Hao Chang ,  Hsiang-Chi Hsieh

发明人： Yi-Lin Tsai ,  Tei-Wei Kuo ,  Jen-Wei Hsieh ,  Yuan-Hao Chang ,  Hsiang-Chi Hsieh

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F12/0246

摘要： A system and a method for configuration and management of flash memory is provided, including a flash memory, a virtual memory region, and a memory logical block region. The flash memory includes a plurality of physical erase units. Each physical erase unit is configured to include at least a consecutive segment, and each segment is configured to include at least a consecutive frame. Each frame is configured to include at least a consecutive page. Each virtual memory region is configured to include a plurality of areas, and each area is configured to include at least a virtual erase unit. The memory logical block region is configured to include a plurality of clusters, and each cluster includes at least a consecutive memory logical block. By forming correspondence among the physical erase unit, segment, frame, page, virtual erase unit, area, memory logical block and cluster to control the data access to the flash memory, the present invention achieves the reconfiguration and management of memory consumption and access efficiency for the flash memory.

摘要翻译： 提供了一种用于闪速存储器的配置和管理的系统和方法，包括闪速存储器，虚拟存储器区域和存储器逻辑块区域。 闪存包括多个物理擦除单元。 每个物理擦除单元被配置为至少包括连续段，并且每个段被配置为至少包括连续帧。 每个帧被配置为至少包括连续的页面。 每个虚拟存储器区域被配置为包括多个区域，并且每个区域被配置为至少包括虚拟擦除单元。 存储器逻辑块区域被配置为包括多个簇，并且每个簇至少包括连续的存储器逻辑块。 通过在物理擦除单元，段，帧，页面，虚拟擦除单元，区域，存储器逻辑块和簇之间形成对应关系来控制对闪速存储器的数据访问，本发明实现了存储器消耗和访问效率的重新配置和管理 用于闪存。

公开(公告)号：US20070038802A1

公开(公告)日：2007-02-15

申请号：US11490049

申请日：2006-07-21

申请人： Yi-Lin Tsai ,  Tei-Wei Kuo ,  Jen-Wei Hsieh ,  Yuan-Hao Chang ,  Hsiang-Chi Hsieh

发明人： Yi-Lin Tsai ,  Tei-Wei Kuo ,  Jen-Wei Hsieh ,  Yuan-Hao Chang ,  Hsiang-Chi Hsieh

IPC分类号： G06F12/00 ,  G06F13/28 ,  G06F13/00

CPC分类号： G06F12/0246

摘要： A system and a method for configuration and management of flash memory is provided, including a flash memory, a virtual memory region, and a memory logical block region. The flash memory includes a plurality of physical erase units. Each physical erase unit is configured to include at least a consecutive segment, and each segment is configured to include at least a consecutive frame. Each frame is configured to include at least a consecutive page. Each virtual memory region is configured to include a plurality of areas, and each area is configured to include at least a virtual erase unit. The memory logical block region is configured to include a plurality of clusters, and each cluster includes at least a consecutive memory logical block. By forming correspondence among the physical erase unit, segment, frame, page, virtual erase unit, area, memory logical block and cluster to control the data access to the flash memory, the present invention achieves the reconfiguration and management of memory consumption and access efficiency for the flash memory.

摘要翻译： 提供了一种用于闪速存储器的配置和管理的系统和方法，包括闪速存储器，虚拟存储器区域和存储器逻辑块区域。 闪存包括多个物理擦除单元。 每个物理擦除单元被配置为至少包括连续段，并且每个段被配置为至少包括连续帧。 每个帧被配置为至少包括连续的页面。 每个虚拟存储器区域被配置为包括多个区域，并且每个区域被配置为至少包括虚拟擦除单元。 存储器逻辑块区域被配置为包括多个簇，并且每个簇至少包括连续的存储器逻辑块。 通过在物理擦除单元，段，帧，页面，虚拟擦除单元，区域，存储器逻辑块和簇之间形成对应关系来控制对闪速存储器的数据访问，本发明实现了存储器消耗和访问效率的重新配置和管理 用于闪存。

公开(公告)号：US07654722B2

公开(公告)日：2010-02-02

申请号：US11877671

申请日：2007-10-24

申请人： Wei-Hsuan Chen ,  Yi-Lin Tsai

发明人： Wei-Hsuan Chen ,  Yi-Lin Tsai

IPC分类号： F21V7/04

CPC分类号： G02B6/0038 ,  G02B6/0061

摘要： The wedge-shaped light guide plate has a number of reflection structures with gaps therebetween arranged along the light reflection plane. Each reflection structure from a previous gap contains sequentially a slant surface extended away from the light emission surface, a second reflection surface further slanting away from the light emission plane, and a first reflection surface slanting towards the light emission plane to connect to a next gap. The second and first reflection surfaces form a prism element. In one embodiment of the present invention, the reflection structures are more densely arranged as they are more distant from the light source. In an alternative embodiment of the present invention, the reflection structures are arranged uniformly.

摘要翻译： 楔形导光板具有许多反射结构，沿着光反射面设置间隙。 来自前一个间隙的每个反射结构依次包括一个远离光发射表面延伸的倾斜表面，一个进一步从光发射平面倾斜的第二反射表面，以及朝着该光发射平面倾斜以连接到下一个间隙的第一反射表面 。 第二和第一反射面形成棱镜元件。 在本发明的一个实施例中，反射结构在距离光源更远的地方更密集地布置。 在本发明的替代实施例中，反射结构被均匀地排列。

公开(公告)号：US20090168775A1

公开(公告)日：2009-07-02

申请号：US12143175

申请日：2008-06-20

申请人： Hwa-Chun LIN ,  Yi-Lin Tsai

发明人： Hwa-Chun LIN ,  Yi-Lin Tsai

IPC分类号： H04L12/56

CPC分类号： H04L45/16 ,  H04L45/121 ,  H04L45/14 ,  H04L45/48 ,  H04L45/64

摘要： A heuristic algorithm for calculating a multicast tree with minimum delay is disclosed. In the method, the time required for processing data at a transmitter, the time required for data transmission, and the time required for processing data at a receiver are taken into account. The time for transmitting data from a network terminal to other network terminals via an application-layer multicast is reduced when the present invention is utilized. Efficiency of the application-layer multicast is hence improved.

摘要翻译： 公开了一种用于计算具有最小延迟的多播树的启发式算法。 在该方法中，考虑在发送机处理数据所需的时间，数据传输所需的时间以及在接收机处理数据所需的时间。 当利用本发明时，通过应用层组播将数据从网络终端发送到其他网络终端的时间减少了。 因此，应用层组播的效率得到改善。