公开(公告)号：US20050239287A1

公开(公告)日：2005-10-27

申请号：US10742202

申请日：2003-12-18

申请人： Mei-Yun Wang ,  Chih-Wei Chang ,  Cheng-Tung Lin ,  Chii-Ming Wu ,  Shau-Lin Shue

发明人： Mei-Yun Wang ,  Chih-Wei Chang ,  Cheng-Tung Lin ,  Chii-Ming Wu ,  Shau-Lin Shue

IPC分类号： H01L21/28 ,  H01L21/285 ,  H01L21/3205 ,  H01L21/336

CPC分类号： H01L21/28052 ,  H01L21/28518 ,  H01L29/665

摘要： A self-aligned silicide method for integrated circuit and semiconductor device fabrication wherein a metal layer is formed over one or more silicon regions of a substrate and a barrier metal layer is formed over the metal layer using a chemical vapor deposition process. The temperature at which the chemical vapor deposition process is performed causes the metal layer to react with the one or more silicon regions of the substrate to form a metal-silicide film over each of the silicon regions.

摘要翻译： 一种用于集成电路和半导体器件制造的自对准硅化物方法，其中在衬底的一个或多个硅区域上形成金属层，并且使用化学气相沉积工艺在金属层上形成阻挡金属层。 进行化学气相沉积工艺的温度导致金属层与衬底的一个或多个硅区域反应，以在每个硅区域上形成金属硅化物膜。

公开(公告)号：US07396767B2

公开(公告)日：2008-07-08

申请号：US10892915

申请日：2004-07-16

申请人： Chii-Ming Wu ,  Cheng-Tung Lin ,  Mei-Yun Wang ,  Chih-Wei Chang ,  Shau-Lin Shue

发明人： Chii-Ming Wu ,  Cheng-Tung Lin ,  Mei-Yun Wang ,  Chih-Wei Chang ,  Shau-Lin Shue

IPC分类号： H01L21/44

CPC分类号： H01L29/66507 ,  H01L21/28097 ,  H01L29/458 ,  H01L29/4908

摘要： A method of forming a silicided gate on a substrate having active regions, comprising the steps of: forming a first silicide in the active regions from a first material; and forming a second silicide in the gate from a second material, wherein the first silicide forms a barrier against the second material forming a silicide in the active regions during the second silicide forming step, wherein said second silicide is thicker than said first silicide.

摘要翻译： 一种在具有有源区的衬底上形成硅化栅的方法，包括以下步骤：在有源区中从第一材料形成第一硅化物; 以及从所述第二材料在所述栅极中形成第二硅化物，其中所述第一硅化物在所述第二硅化物形成步骤期间在所述有源区中形成抵抗所述第二材料形成硅化物的势垒，其中所述第二硅化物比所述第一硅化物厚。

公开(公告)号：US20060011996A1

公开(公告)日：2006-01-19

申请号：US10892915

申请日：2004-07-16

申请人： Chii-Ming Wu ,  Cheng-Tung Lin ,  Mei-Yun Wang ,  Chih-Wei Chang ,  Shau-Lin Shue

发明人： Chii-Ming Wu ,  Cheng-Tung Lin ,  Mei-Yun Wang ,  Chih-Wei Chang ,  Shau-Lin Shue

IPC分类号： H01L21/336 ,  H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119 ,  H01L21/3205 ,  H01L21/4763

CPC分类号： H01L29/66507 ,  H01L21/28097 ,  H01L29/458 ,  H01L29/4908

摘要： A method of forming a silicided gate on a substrate having active regions, comprising the steps of: forming a first silicide in the active regions from a first material; and forming a second silicide in the gate from a second material, wherein the first silicide forms a barrier against the second material forming a silicide in the active regions during the second silicide forming step, wherein said second silicide is thicker than said first silicide.

摘要翻译： 一种在具有有源区的衬底上形成硅化栅的方法，包括以下步骤：在有源区中从第一材料形成第一硅化物; 以及从所述第二材料在所述栅极中形成第二硅化物，其中所述第一硅化物在所述第二硅化物形成步骤期间在所述有源区中形成抵抗所述第二材料形成硅化物的势垒，其中所述第二硅化物比所述第一硅化物厚。

公开(公告)号：US07015126B2

公开(公告)日：2006-03-21

申请号：US10859730

申请日：2004-06-03

申请人： Chii-Ming Wu ,  Cheng-Tung Lin ,  Mei-Yun Wang ,  Chih-Wei Chang ,  Shau-Lin Shue

发明人： Chii-Ming Wu ,  Cheng-Tung Lin ,  Mei-Yun Wang ,  Chih-Wei Chang ,  Shau-Lin Shue

IPC分类号： H01L2132/05

CPC分类号： H01L21/28097 ,  H01L21/28518 ,  H01L29/4975 ,  H01L29/66507 ,  H01L29/785

摘要： A method of forming a silicided gate of a field effect transistor on a substrate having active regions is provided. The method includes the following steps: (a) forming a silicide in at least a first portion of a gate; (b) after step (a), depositing a metal over the active regions and said gate; and (c) annealing to cause the metal to react to form silicide in the active regions, wherein the thickness of said gate silicide is greater than the thickness of said silicide in said active regions.

摘要翻译： 提供了在具有有源区的基板上形成场效应晶体管的硅化物栅的方法。 该方法包括以下步骤：（a）在栅极的至少第一部分中形成硅化物; （b）在步骤（a）之后，在有源区域和所述栅极上沉积金属; 和（c）退火以引起金属反应以在有源区中形成硅化物，其中所述栅极硅化物的厚度大于所述有源区中所述硅化物的厚度。

公开(公告)号：US20050272235A1

公开(公告)日：2005-12-08

申请号：US10859730

申请日：2004-06-03

申请人： Chii-Ming Wu ,  Cheng-Tung Lin ,  Mei-Yun Wang ,  Chih-Wei Chang ,  Shau-Lin Shue

发明人： Chii-Ming Wu ,  Cheng-Tung Lin ,  Mei-Yun Wang ,  Chih-Wei Chang ,  Shau-Lin Shue

IPC分类号： H01L21/28 ,  H01L21/285 ,  H01L21/336 ,  H01L21/4763 ,  H01L29/49

CPC分类号： H01L21/28097 ,  H01L21/28518 ,  H01L29/4975 ,  H01L29/66507 ,  H01L29/785

摘要： A method of forming a silicided gate of a field effect transistor on a substrate having active regions is provided. The method includes the following steps: (a) forming a silicide in at least a first portion of a gate; (b) after step (a), depositing a metal over the active regions and said gate; and (c) annealing to cause the metal to react to form silicide in the active regions, wherein the thickness of said gate silicide is greater than the thickness of said silicide in said active regions.

摘要翻译： 提供了在具有有源区的基板上形成场效应晶体管的硅化物栅的方法。 该方法包括以下步骤：（a）在栅极的至少第一部分中形成硅化物; （b）在步骤（a）之后，在有源区域和所述栅极上沉积金属; 和（c）退火以引起金属反应以在有源区中形成硅化物，其中所述栅极硅化物的厚度大于所述有源区中所述硅化物的厚度。

公开(公告)号：US20050092598A1

公开(公告)日：2005-05-05

申请号：US10702970

申请日：2003-11-05

申请人： Mei-Yun Wang ,  Chih-Wei Chang ,  Chii-Ming Wu ,  Cheng-Tung Lin ,  Shau-Lin Shue

发明人： Mei-Yun Wang ,  Chih-Wei Chang ,  Chii-Ming Wu ,  Cheng-Tung Lin ,  Shau-Lin Shue

IPC分类号： C23C14/16 ,  H01L21/285 ,  C23C16/00 ,  C23C14/32

CPC分类号： H01L21/28518 ,  C23C14/16

摘要： A process for reducing the thermal budget and enhancing stability in the thermal budget of a metal salicide process used in the formation of metal salicides on substrates, thus eliminating or reducing salicide spiking and junction leakage in microelectronic devices fabricated on the substrates. According to a typical embodiment, a substrate is cooled to a sub-processing temperature which is lower than the metal deposition processing temperature and the salicide-forming metal is deposited onto the reduced-temperature substrate.

摘要翻译： 一种用于降低热预算并增强用于在基材上形成金属硅化物的金属硅化物工艺的热预算中的稳定性的方法，从而消除或减少在衬底上制造的微电子器件中的自杀剂尖峰和结漏电。 根据典型的实施方式，将基板冷却至比金属沉积处理温度低的副处理温度，并将形成自杀型化合物的金属沉积在还原温度基板上。

公开(公告)号：US20100273324A1

公开(公告)日：2010-10-28

申请号：US12833595

申请日：2010-07-09

申请人： Chen-Tung Lin ,  Chih-Wei Chang ,  Chii-Ming Wu ,  Mei-Yun Wang ,  Chiang-Ming Chuang ,  Shau-Lin Shue

发明人： Chen-Tung Lin ,  Chih-Wei Chang ,  Chii-Ming Wu ,  Mei-Yun Wang ,  Chiang-Ming Chuang ,  Shau-Lin Shue

IPC分类号： H01L21/3205

CPC分类号： H01L29/66545 ,  H01L21/28061 ,  H01L21/28097 ,  H01L21/28525 ,  H01L21/76877 ,  H01L21/76889 ,  H01L23/485 ,  H01L2924/0002 ,  Y10S438/926 ,  H01L2924/00

摘要： A method of manufacturing a microelectronic device including forming a dielectric layer surrounding a dummy feature located over a substrate, removing the dummy feature to form an opening in the dielectric layer, and forming a metal-silicide layer conforming to the opening. The metal-silicide layer may then be annealed.

摘要翻译： 一种制造微电子器件的方法，包括形成围绕位于衬底上的虚拟特征的介电层，去除所述虚拟特征以在所述电介质层中形成开口，以及形成符合所述开口的金属硅化物层。 然后可以将金属硅化物层退火。

公开(公告)号：US20050280118A1

公开(公告)日：2005-12-22

申请号：US10872343

申请日：2004-06-18

申请人： Chen-Tung Lin ,  Chih-Wei Chang ,  Chii-Ming Wu ,  Mei-Yun Wang ,  Chiang-Ming Chuang ,  Shau-Lin Shue

发明人： Chen-Tung Lin ,  Chih-Wei Chang ,  Chii-Ming Wu ,  Mei-Yun Wang ,  Chiang-Ming Chuang ,  Shau-Lin Shue

IPC分类号： C30B1/00 ,  H01L21/20 ,  H01L21/28 ,  H01L21/285 ,  H01L21/321 ,  H01L21/336 ,  H01L21/36 ,  H01L21/768 ,  H01L23/485 ,  H01L29/06

CPC分类号： H01L29/66545 ,  H01L21/28061 ,  H01L21/28097 ,  H01L21/28525 ,  H01L21/76877 ,  H01L21/76889 ,  H01L23/485 ,  H01L2924/0002 ,  Y10S438/926 ,  H01L2924/00

摘要： A method of manufacturing a microelectronic device including forming an opening in a dielectric layer located over a substrate, forming a semi-conductive layer substantially conforming to the opening, and forming a conductive layer substantially conforming to the semi-conductive layer. At least a portion of the semi-conductive layer is doped by implanting through the conductive layer. The semi-conductive layer and the conductive layer may then be annealed.

摘要翻译： 一种制造微电子器件的方法，包括在位于衬底上的电介质层中形成开口，形成基本上符合该开口的半导电层，以及形成基本上符合半导体层的导电层。 半导体层的至少一部分通过通过导电层的注入来掺杂。 然后可以对半导体层和导电层进行退火。

公开(公告)号：US06884736B2

公开(公告)日：2005-04-26

申请号：US10265937

申请日：2002-10-07

申请人： Chii-Ming Wu ,  Mei-Yun Wang ,  Chih-Wei Chang ,  Chin-Hwa Hsieh ,  Shau-Lin Shue ,  Chu-Yun Fu ,  Ju-Wang Hsu ,  Ming-Huan Tsai ,  Yuan-Hung Chiu

发明人： Chii-Ming Wu ,  Mei-Yun Wang ,  Chih-Wei Chang ,  Chin-Hwa Hsieh ,  Shau-Lin Shue ,  Chu-Yun Fu ,  Ju-Wang Hsu ,  Ming-Huan Tsai ,  Yuan-Hung Chiu

IPC分类号： H01L21/311 ,  H01L21/60 ,  H01L21/768 ,  H01L21/302

CPC分类号： H01L21/76829 ,  H01L21/31105 ,  H01L21/31116 ,  H01L21/76802 ,  H01L21/76832

摘要： A method of manufacturing a semiconductor device is provided. A semiconductor element is formed on a substrate. The semiconductor element has at least one nickel silicide contact region, an etch stop layer formed over said element, and an insulating layer formed over said etch stop layer. A portion of the etch stop layer immediately over a selected contact region is removed using a process that does not substantially react with the contact region, to form a contact opening. The contact opening is then filled with a conductive material to form a contact.

摘要翻译： 提供一种制造半导体器件的方法。 半导体元件形成在基板上。 半导体元件具有至少一个硅化镍接触区，在所述元件上形成的蚀刻停止层，以及形成在所述蚀刻停止层上的绝缘层。 使用基本上不与接触区域反应的方法去除在所选择的接触区域上方的蚀刻停止层的一部分，以形成接触开口。 然后用导电材料填充接触开口以形成接触。

公开(公告)号：US20070284678A1

公开(公告)日：2007-12-13

申请号：US11838376

申请日：2007-08-14

申请人： Chen-Tung Lin ,  Chih-Wei Chang ,  Chii-Ming Wu ,  Mei-Yun Wang ,  Chiang-Ming Chuang ,  Shau-Lin Shue

发明人： Chen-Tung Lin ,  Chih-Wei Chang ,  Chii-Ming Wu ,  Mei-Yun Wang ,  Chiang-Ming Chuang ,  Shau-Lin Shue

IPC分类号： H01L21/3205 ,  H01L29/45

CPC分类号： H01L29/66545 ,  H01L21/28061 ,  H01L21/28097 ,  H01L21/28525 ,  H01L21/76877 ,  H01L21/76889 ,  H01L23/485 ,  H01L2924/0002 ,  Y10S438/926 ,  H01L2924/00

摘要： A method of manufacturing a microelectronic device including forming a dielectric layer surrounding a dummy feature located over a substrate, removing the dummy feature to form an opening in the dielectric layer, and forming a metal-silicide layer conforming to the opening by a metal deposition process employing a target which includes metal and silicon. The metal-silicide layer may then be annealed.

摘要翻译： 一种制造微电子器件的方法，包括形成围绕位于衬底上的虚拟特征的介电层，去除虚拟特征以在电介质层中形成开口，以及通过金属沉积工艺形成符合开口的金属硅化物层 使用包括金属和硅的靶。 然后可以将金属硅化物层退火。