公开(公告)号：US06385020B1

公开(公告)日：2002-05-07

申请号：US09487740

申请日：2000-01-19

申请人： Hyun-bo Shin ,  Myeong-cheol Kim ,  Jin-won Kim ,  Ki-hyun Hwang ,  Jae-young Park ,  Bon-young Koo

发明人： Hyun-bo Shin ,  Myeong-cheol Kim ,  Jin-won Kim ,  Ki-hyun Hwang ,  Jae-young Park ,  Bon-young Koo

IPC分类号： H02H700

CPC分类号： H01L27/10852 ,  H01L27/10817 ,  H01L28/84

摘要： A hemispherical grain (HSG) capacitor having HSGs on at least a part of the surface of capacitor lower electrodes, and a method of forming the same. In the capacitor, lower electrodes are formed of at least two amorphous silicon layers including an amorphous silicon layer doped with a high concentration of impurities and an amorphous silicon layer doped with a low concentration of impurities, and HSGs are formed, wherein the size of the hemispherical grains can be adjusted such that the size of HSGs formed on the inner surface of a U-shaped lower electrode or on the top of a stacked lower electrode is larger than that of HSGs formed on the outer surface of the U-shaped lower electrode or on the sidews of the stacked lower electrode. Thus, bridging between neighboring lower electrodes can be avoided by appropriately adjusting the size of HSGs, resulting in uniform capacitance wafer-to-wafer and within a wafer. The mechanical strength of the U-shaped lower electrode can also be enhanced.

摘要翻译： 在电容器下电极的表面的至少一部分上具有HSG的半球状晶粒（HSG）电容器及其形成方法。 在电容器中，下电极由至少两个非晶硅层形成，包括掺杂有高浓度杂质的非晶硅层和掺杂有低浓度杂质的非晶硅层，形成HSG， 可以调节半球形颗粒，使得形成在U形下电极的内表面上或堆叠的下电极的顶部上的HSG的尺寸大于形成在U形下电极的外表面上的HSG的尺寸 或在堆叠的下电极的侧面上。 因此，可以通过适当地调节HSG的尺寸来避免相邻的下部电极之间的桥接，导致晶片到晶片和晶片内的均匀电容。 也可以提高U形下电极的机械强度。

公开(公告)号：US20080128788A1

公开(公告)日：2008-06-05

申请号：US12003992

申请日：2008-01-04

申请人： Sung-kweon Baek ,  Sang-ryol Yang ,  Si-young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Jin-tae Noh

发明人： Sung-kweon Baek ,  Sang-ryol Yang ,  Si-young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Jin-tae Noh

IPC分类号： H01L29/68 ,  H01L29/788 ,  H01L21/04

CPC分类号： H01L29/513 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7883

摘要： A flash memory device including a lower tunnel insulation layer on a substrate, an upper tunnel insulation layer on the lower tunnel insulation layer, and a P-type gate on the upper tunnel insulation layer, wherein the upper tunnel insulation layer includes an amorphous oxide layer.

摘要翻译： 一种闪存装置，包括在基板上的下部隧道绝缘层，下部隧道绝缘层上的上部隧道绝缘层和上部隧道绝缘层上的P型栅极，其中上部隧道绝缘层包括无定形氧化物层 。

公开(公告)号：US08563421B2

公开(公告)日：2013-10-22

申请号：US13363673

申请日：2012-02-01

申请人： Jin-Gyun Kim ,  Bon-young Koo ,  Ki-hyun Hwang

发明人： Jin-Gyun Kim ,  Bon-young Koo ,  Ki-hyun Hwang

IPC分类号： H01L21/4763

CPC分类号： H01L29/4991 ,  C23C16/402 ,  H01L21/02126 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/31629 ,  H01L21/31633 ,  H01L21/3185 ,  H01L21/764 ,  H01L21/7682 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/4983

摘要： A method of forming a dielectric layer having an air gap to isolate adjacent wirings or a gate stack of the semiconductor device is provided. A method of fabricating a semiconductor device includes providing a semiconductor substrate on which a plurality of wirings are formed adjacent to one another and forming a dielectric layer filling an upper portion of a space between the adjacent wirings to form air gaps by a thermal chemical vapor deposition method.

摘要翻译： 提供一种形成具有气隙以隔离相邻配线或半导体器件的栅极叠层的电介质层的方法。 一种制造半导体器件的方法包括提供半导体衬底，多个布线彼此相邻地形成有多个布线，并形成填充相邻布线之间的空间的上部的介电层，以通过热化学气相沉积形成空隙 方法。

公开(公告)号：US20090203190A1

公开(公告)日：2009-08-13

申请号：US12320435

申请日：2009-01-26

申请人： Young-jin Noh ,  Si-young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Chul-sung Kim ,  Sung-kweon Baek ,  Jin-hwa Heo

发明人： Young-jin Noh ,  Si-young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Chul-sung Kim ,  Sung-kweon Baek ,  Jin-hwa Heo

IPC分类号： H01L21/762 ,  H01L21/30

CPC分类号： H01L21/76224

摘要： A method of forming a mask stack pattern and a method of manufacturing a flash memory device including an active area having rounded corners are provided. The method of manufacture including forming a mask stack pattern defining an active region, the mask stack pattern having a pad oxide layer formed on a semiconductor substrate, a silicon nitride layer formed on the pad oxide layer and a stack oxide layer formed on the silicon nitride layer, oxidizing a surface of the semiconductor substrate exposed by the mask stack pattern and lateral surfaces of the silicon nitride layer such that corners of the active region are rounded, etching the semiconductor substrate having an oxidized surface to form a trench in the semiconductor substrate, forming a device isolation oxide layer in the trench, removing the silicon nitride layer from the semiconductor substrate, and forming a gate electrode in a portion where the silicon nitride layer is removed.

摘要翻译： 提供一种形成掩模叠层图案的方法和制造包括具有圆角的有效区域的闪速存储器件的方法。 制造方法包括形成限定有源区的掩模叠层图案，掩模叠层图案具有形成在半导体衬底上的焊盘氧化层，形成在焊盘氧化物层上的氮化硅层和形成在氮化硅上的堆叠氧化物层 氧化由掩模堆叠图案和氮化硅层的侧表面暴露的半导体衬底的表面，使得有源区的角部变圆，蚀刻具有氧化表面的半导体衬底，以在半导体衬底中形成沟槽， 在沟槽中形成器件隔离氧化物层，从半导体衬底去除氮化硅层，并在除去氮化硅层的部分中形成栅电极。

公开(公告)号：US20080073690A1

公开(公告)日：2008-03-27

申请号：US11589789

申请日：2006-10-31

申请人： Sung-kweon Baek ,  Sang-ryol Yang ,  Si-young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Dong-kak Lee

发明人： Sung-kweon Baek ,  Sang-ryol Yang ,  Si-young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Dong-kak Lee

IPC分类号： H01L29/76

CPC分类号： H01L29/7883 ,  H01L29/40114 ,  H01L29/42324 ,  H01L29/513

摘要： A flash memory device may include a lower tunnel insulation layer disposed on a substrate, an upper tunnel insulation layer disposed on the lower tunnel insulation layer, a floating gate disposed on the upper tunnel insulation layer, an intergate insulation layer disposed on the floating gate; and a control gate disposed on the intergate insulation layer.

摘要翻译： 闪存器件可以包括设置在衬底上的下部隧道绝缘层，设置在下部隧道绝缘层上的上部隧道绝缘层，设置在上部隧道绝缘层上的浮动栅极，设置在浮动栅极上的栅极间绝缘层; 以及设置在隔间绝缘层上的控制栅极。

公开(公告)号：US20120129356A1

公开(公告)日：2012-05-24

申请号：US13363673

申请日：2012-02-01

申请人： Jin-Gyun KIM ,  Bon-young Koo ,  Ki-hyun Hwang

发明人： Jin-Gyun KIM ,  Bon-young Koo ,  Ki-hyun Hwang

IPC分类号： H01L21/31

CPC分类号： H01L29/4991 ,  C23C16/402 ,  H01L21/02126 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/31629 ,  H01L21/31633 ,  H01L21/3185 ,  H01L21/764 ,  H01L21/7682 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/4983

摘要： A method of forming a dielectric layer having an air gap to isolate adjacent wirings or a gate stack of the semiconductor device is provided. A method of fabricating a semiconductor device includes providing a semiconductor substrate on which a plurality of wirings are formed adjacent to one another and forming a dielectric layer filling an upper portion of a space between the adjacent wirings to form air gaps by a thermal chemical vapor deposition method.

摘要翻译： 提供一种形成具有气隙以隔离相邻配线或半导体器件的栅极叠层的电介质层的方法。 一种制造半导体器件的方法包括提供半导体衬底，多个布线彼此相邻地形成有多个布线，并形成填充相邻布线之间的空间的上部的介电层，以通过热化学气相沉积形成空隙 方法。

公开(公告)号：US08129264B2

公开(公告)日：2012-03-06

申请号：US12181166

申请日：2008-07-28

申请人： Jin-Gyun Kim ,  Bon-young Koo ,  Ki-hyun Hwang

发明人： Jin-Gyun Kim ,  Bon-young Koo ,  Ki-hyun Hwang

IPC分类号： H01L21/4763

CPC分类号： H01L29/4991 ,  C23C16/402 ,  H01L21/02126 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/31629 ,  H01L21/31633 ,  H01L21/3185 ,  H01L21/764 ,  H01L21/7682 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/4983

摘要： A method of forming a dielectric layer having an air gap to isolate adjacent wirings or a gate stack of the semiconductor device is provided. A method of fabricating a semiconductor device includes providing a semiconductor substrate on which a plurality of wirings are formed adjacent to one another and forming a dielectric layer filling an upper portion of a space between the adjacent wirings to form air gaps by a thermal chemical vapor deposition method.

摘要翻译： 提供一种形成具有气隙以隔离相邻配线或半导体器件的栅极叠层的电介质层的方法。 一种制造半导体器件的方法包括提供半导体衬底，多个布线彼此相邻地形成有多个布线，并形成填充相邻布线之间的空间的上部的介电层，以通过热化学气相沉积形成空隙 方法。

公开(公告)号：US07799639B2

公开(公告)日：2010-09-21

申请号：US12123919

申请日：2008-05-20

申请人： Young-jin Noh ,  Si-Young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Chul-sung Kim ,  Sung-kweon Baek

发明人： Young-jin Noh ,  Si-Young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Chul-sung Kim ,  Sung-kweon Baek

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  H01L27/11521

摘要： Fabrication of a nonvolatile memory device includes sequentially forming a tunnel oxide layer, a first conductive layer, and a nitride layer on a semiconductor substrate. A stacked pattern is formed from the tunnel oxide layer, the first conductive layer, and the nitride layer and a trench is formed in the semiconductor substrate adjacent to the stacked pattern. An oxidation process is performed to form a sidewall oxide layer on a sidewall of the trench and the first conductive layer. Chlorine is introduced into at least a portion of the stacked pattern subjected to the oxidation process. Introducing Cl into the stacked pattern may at least partially cure defects that are caused therein during fabrication of the structure.

摘要翻译： 非易失性存储器件的制造包括在半导体衬底上依次形成隧道氧化物层，第一导电层和氮化物层。 从隧道氧化物层，第一导电层和氮化物层形成堆叠图案，并且在与堆叠图案相邻的半导体衬底中形成沟槽。 执行氧化处理以在沟槽和第一导电层的侧壁上形成侧壁氧化物层。 将氯气引入经历氧化过程的堆叠图案的至少一部分中。 将Cl引入堆叠图案可以至少部分地固化在结构制造期间在其中引起的缺陷。

公开(公告)号：US20090134450A1

公开(公告)日：2009-05-28

申请号：US12153686

申请日：2008-05-22

申请人： Chul-sung Kim ,  Si-young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Young-Jin Noh

发明人： Chul-sung Kim ,  Si-young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Young-Jin Noh

IPC分类号： H01L29/788

CPC分类号： H01L29/792 ,  G11C16/0416 ,  H01L29/40114 ,  H01L29/40117 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/7881

摘要： Provided is a tunneling insulating layer, a flash memory device including the same that increases a program/erase operation speed of the flash memory device and has improved data retention in order to increase reliability of the flash memory device, a memory card and system including the flash memory device, and methods of manufacturing the same. A tunneling insulating layer may include a first region and a second region on the first region, wherein the first region has a first nitrogen atomic percent, the second region has a second nitrogen atomic percent, and the second nitrogen atomic percent is less than the first nitrogen atomic percent. The flash memory device according to example embodiments may include a substrate including source and drain regions and a channel region between the source and drain regions, the tunneling insulating layer on the channel region, a charge storage layer on the tunneling insulating layer, a blocking insulation layer on the charge storage layer, and a gate electrode on the blocking insulation layer.

摘要翻译： 提供了一种隧道绝缘层，包括其的闪速存储器件，其提高闪速存储器件的编程/擦除操作速度，并且具有改进的数据保持以便提高闪存器件的可靠性，存储卡和系统包括 闪存装置及其制造方法。 隧道绝缘层可以包括在第一区域上的第一区域和第二区域，其中第一区域具有第一氮原子百分比，第二区域具有第二氮原子百分比，第二氮原子百分比小于第一区域的第一区域 氮原子百分比。 根据示例性实施例的闪速存储器件可以包括：衬底，其包括源极和漏极区域以及在源极和漏极区域之间的沟道区域，沟道区域上的隧道绝缘层，隧道绝缘层上的电荷存储层，阻挡绝缘层 电荷存储层上的栅极电极和阻挡绝缘层上的栅电极。

公开(公告)号：US08330207B2

公开(公告)日：2012-12-11

申请号：US12003992

申请日：2008-01-04

申请人： Sung-kweon Baek ,  Sang-ryol Yang ,  Si-young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Jin-tae Noh

发明人： Sung-kweon Baek ,  Sang-ryol Yang ,  Si-young Choi ,  Bon-young Koo ,  Ki-hyun Hwang ,  Jin-tae Noh

IPC分类号： H01L29/788 ,  H01L21/04

CPC分类号： H01L29/513 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7883

摘要： A flash memory device including a lower tunnel insulation layer on a substrate, an upper tunnel insulation layer on the lower tunnel insulation layer, and a P-type gate on the upper tunnel insulation layer, wherein the upper tunnel insulation layer includes an amorphous oxide layer.

摘要翻译： 一种闪存装置，包括在基板上的下部隧道绝缘层，下部隧道绝缘层上的上部隧道绝缘层和上部隧道绝缘层上的P型栅极，其中上部隧道绝缘层包括无定形氧化物层 。