公开(公告)号：US06964907B1

公开(公告)日：2005-11-15

申请号：US10716276

申请日：2003-11-17

申请人： Peter J. Hopper ,  Alexei Sadovnikov ,  Vladislav Vashchenko ,  Peter Johnson

发明人： Peter J. Hopper ,  Alexei Sadovnikov ,  Vladislav Vashchenko ,  Peter Johnson

IPC分类号： H01L21/302 ,  H01L21/306 ,  H01L21/331 ,  H01L29/04 ,  H01L29/08 ,  H01L29/10 ,  H01L29/732

CPC分类号： H01L21/30608 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/66272 ,  H01L29/7322

摘要： In a BJT, the extrinsic base to collector capacitance is reduced by forming a lateral trench between the extrinsic base region and collector. This is typically done by using an anisotropic wet etch process in a direction of a orientation wafer.

摘要翻译： 在BJT中，通过在外部基极区域和集电极之间形成横向沟槽来减小外部基极到集电极电容。 这通常通过使用<100>取向晶片的<110>方向的各向异性湿蚀刻工艺来完成。

公开(公告)号：US08878295B2

公开(公告)日：2014-11-04

申请号：US13086187

申请日：2011-04-13

申请人： Peter J. Hopper ,  Alexei Sadovnikov ,  William French ,  Erika Mazotti ,  Richard Wendell Foote, Jr. ,  Punit Bhola ,  Vladislav Vashchenko

发明人： Peter J. Hopper ,  Alexei Sadovnikov ,  William French ,  Erika Mazotti ,  Richard Wendell Foote, Jr. ,  Punit Bhola ,  Vladislav Vashchenko

IPC分类号： H01L29/66

CPC分类号： H01L29/7802 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0696 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66659 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7809 ,  H01L29/7813 ,  H01L29/7835

摘要： A DMOS transistor with a lower on-state drain-to-source resistance and a higher breakdown voltage utilizes a slanted super junction drift structure that lies along the side wall of an opening with the drain region at the bottom of the opening and the source region near the top of the opening.

摘要翻译： 具有较低导通状态漏极至源极电阻和较高击穿电压的DMOS晶体管利用沿开口侧壁设置的倾斜超结漂移结构，漏极区位于开口底部和源极区 靠近开口顶部。

公开(公告)号：US07714355B1

公开(公告)日：2010-05-11

申请号：US11312704

申请日：2005-12-20

申请人： Vladislav Vashchenko ,  Alexei Sadovnikov ,  Peter J. Hopper ,  Andy Strachan

发明人： Vladislav Vashchenko ,  Alexei Sadovnikov ,  Peter J. Hopper ,  Andy Strachan

IPC分类号： H01L29/74

CPC分类号： H01L29/7322 ,  H01L29/0821 ,  H01L29/74

摘要： In a BSCR or BJT ESD clamp, the breakdown voltage and DC voltage tolerance are controlled by controlling the size of the collector of the BJT device by masking part of the collector.

摘要翻译： 在BSCR或BJT ESD钳位中，通过屏蔽收集器的一部分来控制BJT器件的集电极的尺寸来控制击穿电压和直流电压公差。

公开(公告)号：US08524548B2

公开(公告)日：2013-09-03

申请号：US13094645

申请日：2011-04-26

申请人： William French ,  Vladislav Vashchenko ,  Richard Wendell Foote, Jr. ,  Alexei Sadovnikov ,  Punit Bhola ,  Peter J. Hopper

发明人： William French ,  Vladislav Vashchenko ,  Richard Wendell Foote, Jr. ,  Alexei Sadovnikov ,  Punit Bhola ,  Peter J. Hopper

IPC分类号： H01L29/66

CPC分类号： H01L29/7824 ,  H01L21/26586 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/66689 ,  H01L29/7835 ,  H01L29/78603

摘要： A lateral DMOS transistor formed on a silicon-on-insulator (SOI) structure has a higher breakdown voltage that results from a cavity that is formed in the bulk region of the SOI structure. The cavity exposes a portion of the bottom surface of the insulator layer of the SOI structure that lies directly vertically below the drift region of the DMOS transistor.

摘要翻译： 形成在绝缘体上硅（SOI）结构上的横向DMOS晶体具有较高的击穿电压，该击穿电压是由在SOI结构的体区形成的空穴产生的。 空腔暴露SOI结构的绝缘体层的底部表面的一部分，其直接位于DMOS晶体管的漂移区的垂直下方。

公开(公告)号：US20120273881A1

公开(公告)日：2012-11-01

申请号：US13094645

申请日：2011-04-26

申请人： William French ,  Vladislav Vashchenko ,  Richard Wendell Foote, JR. ,  Alexei Sadovnikov ,  Punit Bhola ,  Peter J. Hopper

发明人： William French ,  Vladislav Vashchenko ,  Richard Wendell Foote, JR. ,  Alexei Sadovnikov ,  Punit Bhola ,  Peter J. Hopper

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7824 ,  H01L21/26586 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/66689 ,  H01L29/7835 ,  H01L29/78603

摘要： A lateral DMOS transistor formed on a silicon-on-insulator (SOI) structure has a higher breakdown voltage that results from a cavity that is formed in the bulk region of the SOI structure. The cavity exposes a portion of the bottom surface of the insulator layer of the SOI structure that lies directly vertically below the drift region of the DMOS transistor.

摘要翻译： 形成在绝缘体上硅（SOI）结构上的横向DMOS晶体具有较高的击穿电压，该击穿电压是由在SOI结构的体区形成的空穴产生的。 空腔暴露SOI结构的绝缘体层的底部表面的一部分，其直接位于DMOS晶体管的漂移区的垂直下方。

公开(公告)号：US20120261753A1

公开(公告)日：2012-10-18

申请号：US13086187

申请日：2011-04-13

申请人： Peter J. Hopper ,  Alexei Sadovnikov ,  William French ,  Erika Mazotti ,  Richard Wendell Foote, JR. ,  Punit Bhola ,  Vladislav Vashchenko

发明人： Peter J. Hopper ,  Alexei Sadovnikov ,  William French ,  Erika Mazotti ,  Richard Wendell Foote, JR. ,  Punit Bhola ,  Vladislav Vashchenko

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7802 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0696 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66659 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7809 ,  H01L29/7813 ,  H01L29/7835

摘要： A DMOS transistor with a lower on-state drain-to-source resistance and a higher breakdown voltage utilizes a slanted super junction drift structure that lies along the side wall of an opening with the drain region at the bottom of the opening and the source region near the top of the opening.

摘要翻译： 具有较低导通状态漏极至源极电阻和较高击穿电压的DMOS晶体管利用沿开口侧壁设置的倾斜超结漂移结构，漏极区位于开口底部和源极区 靠近开口顶部。

公开(公告)号：US07839242B1

公开(公告)日：2010-11-23

申请号：US11893535

申请日：2007-08-16

申请人： Peter J. Hopper ,  Trevor Niblock ,  Peter Johnson ,  Vladislav Vashchenko

发明人： Peter J. Hopper ,  Trevor Niblock ,  Peter Johnson ,  Vladislav Vashchenko

IPC分类号： H01H51/34

CPC分类号： H02M3/34

摘要： A MEMS magnetic flux switch is fabricated as a ferromagnetic core. The core includes a center cantilever that is fabricated as a free beam that can oscillate at a resonant frequency that is determined by its mechanical and material properties. The center cantilever is moved by impulses applied by an associated motion oscillator, which can be magnetic or electric actuators.

摘要翻译： MEMS磁通开关被制造为铁磁芯。 芯包括中心悬臂，其被制造为可以以其机械和材料性质确定的共振频率振荡的自由梁。 中心悬臂由相关运动振荡器施加的脉冲移动，运动振荡器可以是磁性或电动执行器。

公开(公告)号：US07259411B1

公开(公告)日：2007-08-21

申请号：US10728132

申请日：2003-12-04

申请人： Peter J. Hopper ,  Yuri Mirgorodski ,  Vladislav Vashchenko ,  Peter Johnson

发明人： Peter J. Hopper ,  Yuri Mirgorodski ,  Vladislav Vashchenko ,  Peter Johnson

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L21/823885 ,  H01L21/823487 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/41741 ,  H01L29/66666 ,  H01L29/7827

摘要： A vertical MOS transistor has a source region, a channel region, and a drain region that are vertically stacked, and a trench that extends from the top surface of the drain region through the drain region, the channel region, and partially into the source region. The vertical MOS transistor also has an insulation layer that lines the trench, and a conductive gate region that contacts the insulation layer to fill up the trench.

摘要翻译： 垂直MOS晶体管具有垂直堆叠的源极区域，沟道区域和漏极区域以及从漏极区域的顶表面延伸穿过漏极区域，沟道区域并且部分地延伸到源极区域的沟槽 。 垂直MOS晶体管还具有对沟槽进行排列的绝缘层，以及接触绝缘层以填充沟槽的导电栅极区域。

公开(公告)号：US07119431B1

公开(公告)日：2006-10-10

申请号：US10665897

申请日：2003-09-18

申请人： Peter J. Hopper ,  Iouri Mirgorodski ,  Vladislav Vashchenko ,  Peter Johnson

发明人： Peter J. Hopper ,  Iouri Mirgorodski ,  Vladislav Vashchenko ,  Peter Johnson

IPC分类号： H01L23/34 ,  H01L27/12

CPC分类号： H01L29/78606 ,  H01L23/3677 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

摘要： An apparatus and method for a heat sink to dissipate the heat sourced by the encapsulated transistors in a SOI wafer. The apparatus includes a transistor formed in the active silicon layer of the wafer. The active surface is formed over an oxide layer and a bulk silicon layer. A heat sink is formed in the bulk silicon layer and configured to sink heat through the bulk silicon layer, to the back surface of the wafer. After the transistor is fabricated, the heat sink is formed by masking, patterning and etching the back surface of the wafer to form plugs in the bulk silicon layer. The plug extends through the thickness of the bulk layer to the oxide layer. Thereafter, the plug is filled with a thermally conductive material, such as a metal or DAG (thermally conductive paste). During operation, heat from the transistor is dissipated through the heat sink. In various embodiments of the invention, the plug hole is formed using either an anisotropic plasma or wet etch.

摘要翻译： 散热器散热由SOI晶片中的封装晶体管产生的热量的装置和方法。 该装置包括形成在晶片的有源硅层中的晶体管。 活性表面形成在氧化物层和体硅层上。 在体硅层中形成散热器，并且构造成将热量通过体硅层吸收到晶片的背面。 在制造晶体管之后，通过掩模，图案化和蚀刻晶片的背面来形成散热器，以在体硅层中形成插塞。 塞子延伸穿过本体层的厚度到氧化物层。 此后，塞子填充有导热材料，例如金属或DAG（导热浆）。 在运行期间，来自晶体管的热量通过散热器消散。 在本发明的各种实施例中，插塞孔使用各向异性等离子体或湿蚀刻形成。

公开(公告)号：US06707117B1

公开(公告)日：2004-03-16

申请号：US10285235

申请日：2002-10-31

申请人： Vladislav Vashchenko ,  Peter J. Hopper ,  Philipp Lindorfer ,  Andy Strachon ,  Peter Johnson

发明人： Vladislav Vashchenko ,  Peter J. Hopper ,  Philipp Lindorfer ,  Andy Strachon ,  Peter Johnson

IPC分类号： H01C2976

CPC分类号： H01L21/28518 ,  H01L21/76889 ,  H01L21/76895 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

摘要： In a semiconductor structure, interconnects between regions of a single device or different devices are achieved by forming metal plugs that span across the regions to be interconnected, wherein the plugs are formed from the metal used in forming a silicide layer on the structure. The metal is masked off in desired areas prior to etching, to leave the metal plugs.

摘要翻译： 在半导体结构中，单个器件或不同器件的区域之间的互连通过形成跨越要互连的区域的金属插塞来实现，其中插塞由在结构上形成硅化物层所用的金属形成。 在蚀刻之前，将金属掩盖在所需区域中，以留下金属塞。