公开(公告)号：US06472319B2

公开(公告)日：2002-10-29

申请号：US09851910

申请日：2001-05-09

申请人： Seok-jun Won ,  Yun-jung Lee ,  Soon-yeon Park ,  Cha-young Yoo ,  Doo-sup Hwang ,  Eun-ae Chung ,  Wan-don Kim

发明人： Seok-jun Won ,  Yun-jung Lee ,  Soon-yeon Park ,  Cha-young Yoo ,  Doo-sup Hwang ,  Eun-ae Chung ,  Wan-don Kim

IPC分类号： H01L2144

CPC分类号： H01L28/55 ,  H01L28/65

摘要： A method for manufacturing a capacitor of a semiconductor memory device by a two-step thermal treatment is provided. A lower electrode is formed on a semiconductor substrate. A dielectric layer is formed over the lower electrode. An upper electrode formed of a noble metal is formed over the dielectric layer. The resultant having the upper electrode undergoes a first thermal treatment under a first atmosphere including oxygen at a first temperature which is selected to be within a range of 200-600° C., which is lower than the oxidation temperature of the upper electrode. The first thermally treated resultant undergoes a second thermal treatment under a second atmosphere without oxygen at a second temperature which is selected to be within a range of 300-900° C., which is higher than the first temperature.

摘要翻译： 提供了通过两步热处理制造半导体存储器件的电容器的方法。 在半导体衬底上形成下电极。 在下电极上形成电介质层。 在电介质层上形成由贵金属形成的上电极。 具有上电极的所得物在包含氧的第一气氛下进行第一热处理，所述第一气氛在第一温度下被选择在低于上电极的氧化温度的200-600℃的范围内。 第一热处理产物在第二温度下在没有氧的第二气氛下进行第二热处理，第二温度选择在比第一温度高的300-900℃的范围内。

公开(公告)号：US06815221B2

公开(公告)日：2004-11-09

申请号：US10105181

申请日：2002-03-25

申请人： Wan-don Kim ,  Cha-young Yoo ,  Doo-sup Hwang ,  Jae-hyun Joo ,  Eun-ae Chung ,  Yong-kuk Jeong

发明人： Wan-don Kim ,  Cha-young Yoo ,  Doo-sup Hwang ,  Jae-hyun Joo ,  Eun-ae Chung ,  Yong-kuk Jeong

IPC分类号： H01G706

CPC分类号： H01L28/55 ,  H01L28/60 ,  H01L28/91

摘要： A method for manufacturing a capacitor of a semiconductor memory device by controlling thermal budgets is provided. In the method for manufacturing a capacitor of a semiconductor memory device, a lower electrode is formed on a semiconductor substrate. The lower electrode is heat-treated with a first thermal budget. A dielectric layer is formed on the heat-treated lower electrode. The dielectric layer is crystallized by heat-treating the dielectric layer with a second thermal budget which is smaller than the first thermal budget.

摘要翻译： 提供了一种通过控制热预算来制造半导体存储器件的电容器的方法。 在制造半导体存储器件的电容器的方法中，在半导体衬底上形成下电极。 下电极用第一热预算进行热处理。 在热处理的下电极上形成电介质层。 通过用小于第一热预算的第二热预算对介电层进行热处理来使介质层结晶。

公开(公告)号：US06683001B2

公开(公告)日：2004-01-27

申请号：US10101353

申请日：2002-03-19

申请人： Eun-ae Chung ,  Doo-sup Hwang ,  Cha-young Yoo

发明人： Eun-ae Chung ,  Doo-sup Hwang ,  Cha-young Yoo

IPC分类号： H01L2100

CPC分类号： H01L21/02315 ,  H01L21/02183 ,  H01L21/02197 ,  H01L21/31683 ,  H01L28/55 ,  H01L28/60 ,  H01L28/75

摘要： A method of manufacturing a semiconductor device having a metal layer is provided in which variation of surface morphology resulting from thermal oxidation is suppressed. The metal layer is pretreated at a first temperature so that an upper surface of the metal layer is changed into a mixed phase of metal and oxygen and becomes substantially resistant to further oxidation during a subsequent heating at a higher temperature in an oxygen atmosphere.

摘要翻译： 提供一种制造具有金属层的半导体器件的方法，其中抑制了由热氧化引起的表面形态的变化。 金属层在第一温度下预处理，使得金属层的上表面变为金属和氧的混合相，并且在氧气氛中在较高温度下的后续加热中变得显着抵抗进一步氧化。

公开(公告)号：US06927166B2

公开(公告)日：2005-08-09

申请号：US10690763

申请日：2003-10-22

申请人： Eun-ae Chung ,  Doo-sup Hwang ,  Cha-young Yoo

发明人： Eun-ae Chung ,  Doo-sup Hwang ,  Cha-young Yoo

IPC分类号： H01L21/30 ,  H01L21/02 ,  H01L21/316 ,  H01L21/00 ,  H01L21/44

CPC分类号： H01L21/02315 ,  H01L21/02183 ,  H01L21/02197 ,  H01L21/31683 ,  H01L28/55 ,  H01L28/60 ,  H01L28/75

摘要： A method of manufacturing a semiconductor device having a metal layer is provided in which variation of surface morphology resulting from thermal oxidation is suppressed. The metal layer is pretreated at a first temperature so that an upper surface of the metal layer is changed into a mixed phase of metal and oxygen and becomes substantially resistant to further oxidation during a subsequent heating at a higher temperature in an oxygen atmosphere.

摘要翻译： 提供一种制造具有金属层的半导体器件的方法，其中抑制了由热氧化引起的表面形态的变化。 金属层在第一温度下预处理，使得金属层的上表面变为金属和氧的混合相，并且在氧气氛中在较高温度下的后续加热中变得显着抵抗进一步氧化。

公开(公告)号：US20100117194A1

公开(公告)日：2010-05-13

申请号：US12639184

申请日：2009-12-16

申请人： Eun-ae Chung ,  Jae-hyoung Choi ,  Jung-hee Chung ,  Young-sun Kim ,  Cha-young Yoo

发明人： Eun-ae Chung ,  Jae-hyoung Choi ,  Jung-hee Chung ,  Young-sun Kim ,  Cha-young Yoo

IPC分类号： H01L29/92 ,  H01G4/06 ,  H01G4/008

CPC分类号： H01L21/7687 ,  H01L27/10852 ,  H01L28/65 ,  H01L28/75

摘要： A metal-insulator-metal (MIM) capacitor includes a lower electrode, a dielectric layer, and an upper electrode. The lower electrode includes a first conductive layer, a chemical barrier layer on the first conductive layer, and a second conductive layer on the chemical barrier layer. The chemical barrier layer is between the first and second conductive layers and is a different material than the first and second conductive layers. The dielectric layer is on the lower electrode. The upper electrode is on the dielectric layer opposite to the lower electrode. The first and second conductive layers can have the same thickness. The chemical barrier layer can be thinner than each of the first and second conductive layers. Related methods are discussed.

摘要翻译： 金属绝缘体金属（MIM）电容器包括下电极，电介质层和上电极。 下电极包括第一导电层，第一导电层上的化学阻挡层和化学阻挡层上的第二导电层。 化学屏障层位于第一和第二导电层之间，并且是与第一和第二导电层不同的材料。 介电层位于下电极上。 上电极位于与下电极相对的电介质层上。 第一和第二导电层可以具有相同的厚度。 化学阻挡层可以比第一和第二导电层中的每一个薄。 讨论相关方法。

公开(公告)号：US20060113578A1

公开(公告)日：2006-06-01

申请号：US11216639

申请日：2005-09-01

申请人： Eun-ae Chung ,  Jae-hyoung Choi ,  Jung-hee Chung ,  Young-sun Kim ,  Cha-young Yoo

发明人： Eun-ae Chung ,  Jae-hyoung Choi ,  Jung-hee Chung ,  Young-sun Kim ,  Cha-young Yoo

IPC分类号： H01L27/108

CPC分类号： H01L21/7687 ,  H01L27/10852 ,  H01L28/65 ,  H01L28/75

摘要： A metal-insulator-metal (MIM) capacitor includes a lower electrode, a dielectric layer, and an upper electrode. The lower electrode includes a first conductive layer, a chemical barrier layer on the first conductive layer, and a second conductive layer on the chemical barrier layer. The chemical barrier layer is between the first and second conductive layers and is a different material than the first and second conductive layers. The dielectric layer is on the lower electrode. The upper electrode is on the dielectric layer opposite to the lower electrode. The first and second conductive layers can have the same thickness. The chemical barrier layer can be thinner than each of the first and second conductive layers. Related methods are discussed.

摘要翻译： 金属绝缘体金属（MIM）电容器包括下电极，电介质层和上电极。 下电极包括第一导电层，第一导电层上的化学阻挡层和化学阻挡层上的第二导电层。 化学屏障层位于第一和第二导电层之间，并且是与第一和第二导电层不同的材料。 介电层位于下电极上。 上电极位于与下电极相对的电介质层上。 第一和第二导电层可以具有相同的厚度。 化学阻挡层可以比第一和第二导电层中的每一个薄。 讨论相关方法。

公开(公告)号：US07655519B2

公开(公告)日：2010-02-02

申请号：US11216639

申请日：2005-09-01

申请人： Eun-ae Chung ,  Jae-hyoung Choi ,  Jung-hee Chung ,  Young-sun Kim ,  Cha-young Yoo

发明人： Eun-ae Chung ,  Jae-hyoung Choi ,  Jung-hee Chung ,  Young-sun Kim ,  Cha-young Yoo

IPC分类号： H01L21/8242

CPC分类号： H01L21/7687 ,  H01L27/10852 ,  H01L28/65 ,  H01L28/75

摘要： A metal-insulator-metal (MIM) capacitor includes a lower electrode, a dielectric layer, and an upper electrode. The lower electrode includes a first conductive layer, a chemical barrier layer on the first conductive layer, and a second conductive layer on the chemical barrier layer. The chemical barrier layer is between the first and second conductive layers and is a different material than the first and second conductive layers. The dielectric layer is on the lower electrode. The upper electrode is on the dielectric layer opposite to the lower electrode. The first and second conductive layers can have the same thickness. The chemical barrier layer can be thinner than each of the first and second conductive layers. Related methods are discussed.

摘要翻译： 金属绝缘体金属（MIM）电容器包括下电极，电介质层和上电极。 下电极包括第一导电层，第一导电层上的化学阻挡层和化学阻挡层上的第二导电层。 化学屏障层位于第一和第二导电层之间，并且是与第一和第二导电层不同的材料。 介电层位于下电极上。 上电极位于与下电极相对的电介质层上。 第一和第二导电层可以具有相同的厚度。 化学阻挡层可以比第一和第二导电层中的每一个薄。 讨论相关方法。

公开(公告)号：US08110473B2

公开(公告)日：2012-02-07

申请号：US12635013

申请日：2009-12-10

申请人： Sang-yeol Kang ,  Jong-cheol Lee ,  Ki-vin Lim ,  Hoon-sang Choi ,  Eun-ae Chung

发明人： Sang-yeol Kang ,  Jong-cheol Lee ,  Ki-vin Lim ,  Hoon-sang Choi ,  Eun-ae Chung

IPC分类号： H01L21/02

CPC分类号： H01L28/40 ,  H01L27/10852

摘要： A semiconductor device including a multilayer dielectric film and a method for fabricating the semiconductor device are disclosed. The multilayer dielectric film includes a type-one dielectric film having a tetragonal crystalline structure, wherein the type-one dielectric film comprises a first substance. The multilayer dielectric film also comprises a type-two dielectric film also having a tetragonal crystalline structure, wherein the type-two dielectric film comprises a second substance different from the first substance and a dielectric constant of the type-two dielectric film is greater than a dielectric constant of the type-one dielectric film.

摘要翻译： 公开了一种包括多层介质膜的半导体器件和用于制造半导体器件的方法。 所述多层电介质膜包括具有四方晶系结构的一型电介质膜，其中，所述一型电介质膜包含第一物质。 所述多层绝缘膜还包括也具有四方晶系结构的二型电介质膜，其中所述二型电介质膜包括与所述第一物质不同的第二物质，并且所述二型电介质膜的介电常数大于 介电常数介电常数为1。

公开(公告)号：US20080048291A1

公开(公告)日：2008-02-28

申请号：US11842320

申请日：2007-08-21

申请人： Eun-ae Chung ,  Ki-sun Kim ,  Young-sun Kim ,  Jin-tae Noh

发明人： Eun-ae Chung ,  Ki-sun Kim ,  Young-sun Kim ,  Jin-tae Noh

IPC分类号： H01L29/40 ,  H01L21/20

CPC分类号： H01L28/75 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/0262 ,  H01L21/02667 ,  H01L27/10852

摘要： A semiconductor device includes a lower electrode of a capacitor, a dielectric layer disposed on the lower electrode, and an upper electrode of the capacitor disposed on the dielectric layer. The upper electrode includes a doped poly-Si1-xGex layer. An interlayer insulating layer is disposed on the doped poly-Si1-xGex layer and has a contact hole partially exposing the doped poly-Si1-xGex layer. A metal contact plug is in the contact hole and an interconnection layer is disposed on the interlayer insulating layer and connected to the metal contact plug. Related interconnection structures and fabrication methods are also disclosed.

摘要翻译： 半导体器件包括电容器的下电极，设置在下电极上的电介质层和设置在电介质层上的电容器的上电极。 上电极包括掺杂的多晶硅层1-x层Ge层。 层间绝缘层设置在掺杂的多晶硅层上，并且具有部分暴露掺杂的多晶硅1-x层的接触孔 Ge 层。 金属接触插塞在接触孔中，并且互连层设置在层间绝缘层上并与金属接触插塞连接。 还公开了相关的互连结构和制造方法。

公开(公告)号：US07824501B2

公开(公告)日：2010-11-02

申请号：US11781334

申请日：2007-07-23

申请人： Hoon-sang Choi ,  Jong-cheol Lee ,  Ki-vin Im ,  Eun-ae Chung ,  Sang-yeol Kang ,  Young-sun Kim ,  Kwang-hee Lee

发明人： Hoon-sang Choi ,  Jong-cheol Lee ,  Ki-vin Im ,  Eun-ae Chung ,  Sang-yeol Kang ,  Young-sun Kim ,  Kwang-hee Lee

IPC分类号： B08B9/08 ,  B08B3/08 ,  B08B3/10 ,  B08B5/00

CPC分类号： C23C16/45525 ,  C23C16/4401 ,  C23C16/45544

摘要： Provided is an in-situ method of cleaning a vaporizer of an atomic layer deposition apparatus during a dielectric layer deposition process, to prevent nozzle blocking in the vaporizer and an atomic layer deposition apparatus. During the dielectric layer deposition process, the following steps are repeated: supplying a first source gas for dielectric layer deposition into a chamber of an atomic layer deposition apparatus; purging the first source gas; supplying a second source gas into the chamber of the atomic layer deposition apparatus; purging the second source gas, the in-situ method of cleaning the vaporizer is performed after supplying the first source gas for dielectric layer deposition and before supplying the first source gas again.

摘要翻译： 提供了一种在电介质层沉积工艺期间清洁原子层沉积设备的蒸发器的原位方法，以防止蒸发器和原子层沉积设备中的喷嘴堵塞。 在电介质层沉积过程中，重复以下步骤：将用于电介质层沉积的第一源气体供应到原子层沉积设备的腔室中; 净化第一源气; 将第二源气体供应到原子层沉积设备的腔室中; 吹扫第二源气体时，在供给用于电介质层沉积的第一源气体并再次供应第一源气体之前执行清洗蒸发器的原位方法。