利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

36 条记录 (耗时 0.021 秒)

    Non-volatile memory (NVM) and high voltage transistor integration
    2.
    发明授权
    Non-volatile memory (NVM) and high voltage transistor integration 有权
    非易失性存储器（NVM）和高压晶体管集成

    公开(公告)号：US09006093B2

    公开(公告)日：2015-04-14

    申请号：US13928666

    申请日：2013-06-27

    申请人： Cheong Min Hong ,  Sung-Taeg Kang ,  Jane A. Yater

    发明人： Cheong Min Hong ,  Sung-Taeg Kang ,  Jane A. Yater

    IPC分类号： H01L29/788 ,  H01L29/792 ,  H01L29/66

    CPC分类号： H01L29/792 ,  H01L27/11529 ,  H01L27/11546 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7881

    摘要： A method of making a semiconductor structure includes forming a select gate stack on a substrate. The substrate includes a non-volatile memory (NVM) region and a high voltage region. The select gate stack is formed in the NVM region. A charge storage layer is formed over the NVM region and the high voltage region of the substrate. The charge storage layer includes charge storage material between a bottom layer of dielectric material and a top layer of dielectric material. The charge storage material in the high voltage region is oxidized while the charge storage material in the NVM region remains unoxidized.

    摘要翻译： 制造半导体结构的方法包括在衬底上形成选择栅叠层。 衬底包括非易失性存储器（NVM）区域和高电压区域。 选择栅极堆叠形成在NVM区域中。 电荷存储层形成在衬底的NVM区域和高电压区域上。 电荷存储层包括在介电材料的底层和电介质材料的顶层之间的电荷存储材料。 在NVM区域中的电荷存储材料保持未氧化的同时，高压区域中的电荷存储材料被氧化。

    SPLIT GATE NON-VOLATILE MEMORY CELL
    5.
    发明申请
    SPLIT GATE NON-VOLATILE MEMORY CELL 有权
    分离门非挥发性记忆细胞

    公开(公告)号：US20150035034A1

    公开(公告)日：2015-02-05

    申请号：US13954205

    申请日：2013-07-30

    申请人： BRIAN A. WINSTEAD ,  Cheong Min Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Jane A. Yater

    发明人： BRIAN A. WINSTEAD ,  Cheong Min Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Jane A. Yater

    IPC分类号： H01L29/66 ,  H01L29/792

    CPC分类号： H01L29/66833 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/42344 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/792

    摘要： A method of making a semiconductor structure uses a substrate having a background doping of a first type. A gate structure has a gate dielectric on the substrate and a select gate layer on the gate dielectric. Implanting is performed into a first portion of the substrate adjacent to a first end with dopants of a second type. The implanting is prior to any dopants being implanted into the background doping of the first portion which becomes a first doped region of the second type. An NVM gate structure has a select gate, a storage layer having a first portion over the first doped region, and a control gate over the storage layer. Implanting at a non-vertical angle with dopants of the first type forms a deep doped region under the select gate. Implanting with dopants of the second type forms a source/drain extension.

    摘要翻译： 制造半导体结构的方法使用具有第一类型的背景掺杂的衬底。 栅极结构在衬底上具有栅极电介质，栅极电介质上具有选择栅极层。 使用第二类型的掺杂剂，将与第一端相邻的衬底的第一部分进行植入。 在将任何掺杂剂注入到成为第二类型的第一掺杂区域的第一部分的背景掺杂之前，注入之前。 NVM栅极结构具有选择栅极，在第一掺杂区域上具有第一部分的存储层以及存储层上的控制栅极。 以与第一类型的掺杂剂非垂直的角度植入在选择栅极下形成深掺杂区域。 与第二种类型的掺杂剂一起植入形成源/漏扩展。

    Semiconductor device having different non-volatile memories having nanocrystals of differing densities and method therefor
    6.
    发明授权
    Semiconductor device having different non-volatile memories having nanocrystals of differing densities and method therefor 有权
    具有具有不同密度的纳米晶体的不同非易失性存储器的半导体器件及其方法

    公开(公告)号：US08679912B2

    公开(公告)日：2014-03-25

    申请号：US13362697

    申请日：2012-01-31

    申请人： Sung-Taeg Kang ,  Gowrishankar L. Chindalore ,  Brian A. Winstead ,  Jane A. Yater

    发明人： Sung-Taeg Kang ,  Gowrishankar L. Chindalore ,  Brian A. Winstead ,  Jane A. Yater

    IPC分类号： G11C11/34

    CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L29/42332

    摘要： A method for forming a semiconductor device includes forming a first plurality of nanocrystals over a surface of a substrate having a first region and a second region, wherein the first plurality of nanocrystals is formed in the first region and the second region and has a first density; and, after forming the first plurality of nanocrystals, forming a second plurality of nanocrystals over the surface of the substrate in the second region and not the first region, wherein the first plurality of nanocrystals together with the second plurality of nanocrystals in the second region result in a second density, wherein the second density is greater than the first density.

    摘要翻译： 一种形成半导体器件的方法包括在具有第一区域和第二区域的衬底的表面上形成第一多个纳米晶体，其中所述第一多个纳米晶体形成在所述第一区域和所述第二区域中，并具有第一密度 ; 并且在形成所述第一多个纳米晶体之后，在所述第二区域而不是所述第一区域的所述衬底的表面上形成第二多个纳米晶体，其中所述第一多个纳米晶体与所述第二区域中的所述第二多个纳米晶体结果 在第二密度中，其中第二密度大于第一密度。

    Method for forming a semiconductor device having nanocrystals
    7.
    发明授权
    Method for forming a semiconductor device having nanocrystals 有权
    用于形成具有纳米晶体的半导体器件的方法

    公开(公告)号：US08329543B2

    公开(公告)日：2012-12-11

    申请号：US13085230

    申请日：2011-04-12

    申请人： Sung-Taeg Kang ,  Jane A. Yater

    发明人： Sung-Taeg Kang ,  Jane A. Yater

    IPC分类号： H01L21/336

    CPC分类号： H01L29/42348 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/66833

    摘要： A method is provided for forming a semiconductor device having nanocrystals. The method includes: providing a substrate; forming a first insulating layer over a surface of the substrate; forming a first plurality of nanocrystals on the first insulating layer; forming a second insulating layer over the first plurality of nanocrystals; implanting a first material into the second insulating layer; and annealing the first material to form a second plurality of nanocrystals in the second insulating layer. The method may be used to provide a charge storage layer for a non-volatile memory having a greater nanocrystal density.

    摘要翻译： 提供了一种形成具有纳米晶体的半导体器件的方法。 该方法包括：提供衬底; 在所述基板的表面上形成第一绝缘层; 在所述第一绝缘层上形成第一多个纳米晶体; 在所述第一多个纳米晶体上形成第二绝缘层; 将第一材料注入第二绝缘层; 以及退火所述第一材料以在所述第二绝缘层中形成第二多个纳米晶体。 该方法可用于为具有更大纳米晶体密度的非易失性存储器提供电荷存储层。

    Method for integrating a non-volatile memory (NVM)
    9.
    发明授权
    Method for integrating a non-volatile memory (NVM) 有权
    用于集成非易失性存储器（NVM）的方法

    公开(公告)号：US08431471B2

    公开(公告)日：2013-04-30

    申请号：US12951862

    申请日：2010-11-22

    申请人： Jane A. Yater ,  Sung-Taeg Kang ,  Mehul D. Shroff

    发明人： Jane A. Yater ,  Sung-Taeg Kang ,  Mehul D. Shroff

    IPC分类号： H01L21/3205 ,  H01L21/4763

    CPC分类号： H01L27/105 ,  H01L27/11531 ,  H01L27/11548 ,  H01L27/11573 ,  H01L27/11575 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/42344 ,  H01L29/42348 ,  H01L29/788 ,  H01L29/792

    摘要： A feature is formed in the NVM isolation region during the patterning and etching of an NVM device and a logic device such that the feature is of substantially equal height to the logic device and is well-defined so that it does not cause defect signals. A first conductive layer is formed over a substrate. The first conductive layer is patterned to expose at least a portion of the substrate in an NVM region and at least a portion of an isolation region. An NVM dielectric stack is formed over the first conductive layer, the exposed substrate, and the exposed isolation region, and a second conductive layer is formed over the NVM dielectric stack. The first and second conductive layers and the NVM dielectric stack are patterned to form a first gate and a second gate of an NVM cell in the NVM region and a feature over the isolation region. The feature comprises a portion of the first conductive layer, a portion of the NVM dielectric stack adjacent a first sidewall of the portion of the first conductive layer, and a portion of the second conductive layer adjacent the portion of the NVM dielectric stack.

    摘要翻译： 在NVM器件和逻辑器件的图案化和蚀刻期间，在NVM隔离区域中形成特征，使得该特征与逻辑器件的高度基本相等，并且被明确地限定，使得其不会引起缺陷信号。 第一导电层形成在衬底上。 图案化第一导电层以在NVM区域和隔离区域的至少一部分中露出衬底的至少一部分。 在第一导电层，暴露的衬底和暴露的隔离区上方形成NVM电介质堆叠，并且在NVM电介质叠层上形成第二导电层。 图案化第一和第二导电层和NVM电介质叠层以形成NVM区域中的NVM单元的第一栅极和第二栅极以及隔离区域上的特征。 该特征包括第一导电层的一部分，与第一导电层的该部分的第一侧壁相邻的NVM电介质堆叠的一部分以及邻近NVM电介质叠层部分的第二导电层的一部分。

    Method for forming a split-gate memory cell
    10.
    发明授权
    Method for forming a split-gate memory cell 有权
    形成分裂栅极存储单元的方法

    公开(公告)号：US08372699B2

    公开(公告)日：2013-02-12

    申请号：US12710111

    申请日：2010-02-22

    申请人： Sung-Taeg Kang ,  Jane A. Yater

    发明人： Sung-Taeg Kang ,  Jane A. Yater

    IPC分类号： H01L21/336 ,  H01L21/3205

    CPC分类号： H01L21/28282 ,  H01L29/42348 ,  H01L29/792

    摘要： A method for forming a semiconductor device includes forming a first semiconductor layer over a substrate, forming a first photoresist layer over the first semiconductor layer, and using only a first single mask patterning the first photoresist layer to form a first patterned photoresist layer. The method further includes using the first patterned photoresist layer etching the first semiconductor layer to form a select gate and forming a charge storage layer over the select gate and a portion of the substrate. The method further includes forming a second semiconductor layer over the charge storage layer, forming a second photoresist layer over the second semiconductor layer, and using only a second single mask patterning the second photoresist layer to form a second patterned photoresist layer. The method further includes forming a control gate by anisotropically etching the second semiconductor layer and then subsequently isotropically etching the second semiconductor layer.

    摘要翻译： 一种用于形成半导体器件的方法包括在衬底上形成第一半导体层，在第一半导体层上形成第一光致抗蚀剂层，并且仅使用图案化第一光致抗蚀剂层的第一单掩模形成第一图案化光致抗蚀剂层。 该方法还包括使用蚀刻第一半导体层的第一图案化光刻胶层形成选择栅极并在选择栅极和衬底的一部分上形成电荷存储层。 该方法还包括在电荷存储层上形成第二半导体层，在第二半导体层上形成第二光致抗蚀剂层，并且仅使用图案化第二光致抗蚀剂层的第二单掩模形成第二图案化光致抗蚀剂层。 该方法还包括通过各向异性蚀刻第二半导体层然后随后各向同性蚀刻第二半导体层来形成控制栅极。