公开(公告)号：US20160300949A1

公开(公告)日：2016-10-13

申请号：US15062553

申请日：2016-03-07

申请人： Tae-Jong LEE ,  Sanghyuk HONG ,  TaeYong KWON ,  Sunjung KIM ,  Cheol KIM

发明人： Tae-Jong LEE ,  Sanghyuk HONG ,  TaeYong KWON ,  Sunjung KIM ,  Cheol KIM

IPC分类号： H01L29/78 ,  H01L29/161 ,  H01L21/8238 ,  H01L29/165 ,  H01L29/66 ,  H01L29/08 ,  H01L29/16

摘要： Semiconductor devices and methods of fabricating the same are provided. The methods of fabricating the semiconductor devices may include providing a substrate including an active pattern protruding from the substrate, forming a first liner layer and a field isolating pattern on the substrate to cover a lower portion of the active pattern, forming a second liner layer on an upper portion of the active pattern and the field isolation pattern, and forming a dummy gate on the second liner layer.

摘要翻译： 提供半导体器件及其制造方法。 制造半导体器件的方法可以包括提供包括从衬底突出的有源图案的衬底，在衬底上形成第一衬里层和场隔离图案以覆盖有源图案的下部，形成第二衬垫层 有源图案的上部和场隔离图案，并且在第二衬垫层上形成伪栅极。

公开(公告)号：US20150097251A1

公开(公告)日：2015-04-09

申请号：US14569597

申请日：2014-12-12

申请人： Byoung-Ho KWON ,  Cheol KIM ,  Ho-Young KIM ,  Se-Jung PARK ,  Myeong-Cheol KIM ,  Bo-Kyeong KANG ,  Bo-Un YOON ,  Jae-Kwang CHOI ,  Si-Young CHOI ,  Suk-Hoon JEONG ,  Geum-Jung SEONG ,  Hee-Don JEONG ,  Yong-Joon CHOI ,  Ji-Eun HAN

发明人： Byoung-Ho KWON ,  Cheol KIM ,  Ho-Young KIM ,  Se-Jung PARK ,  Myeong-Cheol KIM ,  Bo-Kyeong KANG ,  Bo-Un YOON ,  Jae-Kwang CHOI ,  Si-Young CHOI ,  Suk-Hoon JEONG ,  Geum-Jung SEONG ,  Hee-Don JEONG ,  Yong-Joon CHOI ,  Ji-Eun HAN

IPC分类号： H01L27/088 ,  H01L21/8234 ,  H01L29/66

CPC分类号： H01L29/7853 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/3085 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0673 ,  H01L29/42364 ,  H01L29/4238 ,  H01L29/49 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785

摘要： Semiconductor devices may include a semiconductor substrate with a first semiconductor fin aligned end-to-end with a second semiconductor with a recess between facing ends of the first and second semiconductor fins. A first insulator pattern is formed adjacent sidewalls of the first and second semiconductor fins and a second insulator pattern is formed within the first recess. The second insulator pattern may have a top surface higher than a top surface of the first insulator pattern, such as to the height of the top surface of the fins (or higher or lower). First and second gates extend along sidewalls and a top surface of the first semiconductor fin. A dummy gate electrode may be formed on the top surface of the second insulator. Methods for manufacture of the same and modifications are also disclosed.

摘要翻译： 半导体器件可以包括具有第一半导体鳍片的半导体衬底，第一半导体鳍片端对端与第二半导体对准，第二半导体在第一和第二半导体鳍片的相对端之间具有凹陷。 第一绝缘体图案形成在第一和第二半导体鳍片的相邻侧壁附近，并且在第一凹部内形成第二绝缘体图案。 第二绝缘体图案可以具有高于第一绝缘体图案的顶表面的顶表面，例如高于鳍片（或更高或更低）的顶表面的高度。 第一和第二栅极沿第一半导体鳍片的侧壁和顶表面延伸。 可以在第二绝缘体的顶表面上形成伪栅电极。 还公开了其制造方法和修改方案。

公开(公告)号：US20160218010A1

公开(公告)日：2016-07-28

申请号：US14975932

申请日：2015-12-21

申请人： Bok-Young LEE ,  Yoo-Jung LEE ,  Dong-Hoon KHANG ,  Do-Hyoung KIM ,  Cheol KIM ,  In-Hee LEE ,  Ji-Eun HAN

发明人： Bok-Young LEE ,  Yoo-Jung LEE ,  Dong-Hoon KHANG ,  Do-Hyoung KIM ,  Cheol KIM ,  In-Hee LEE ,  Ji-Eun HAN

IPC分类号： H01L21/28 ,  H01L27/11 ,  H01L29/66

CPC分类号： H01L21/28132 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/66545

摘要： A method includes forming a first etch target layer and a first mask layer on a substrate. Sacrificial patterns extending in a first direction are formed on the first mask layer in a second direction. Spacers are formed on sidewalls of the sacrificial patterns. After removing the sacrificial patterns, the first mask layer is etched using the spacers as an etching mask to form first masks. Second masks are formed on sidewalls of each first mask to define a third masks including each first mask and the second masks on sidewalls of each first mask. The first etch target layer is etched using the first and third masks as an etching mask to form first and second patterns in the first and second regions, respectively. Each first pattern has a first width, and each second pattern has a second width greater than the first width.

摘要翻译： 一种方法包括在衬底上形成第一蚀刻目标层和第一掩模层。 在第一方向上在第一掩模层上形成沿第一方向延伸的牺牲图案。 垫片形成在牺牲图案的侧壁上。 在去除牺牲图案之后，使用间隔件作为蚀刻掩模来蚀刻第一掩模层以形成第一掩模。 第二掩模形成在每个第一掩模的侧壁上以限定包括每个第一掩模的第三掩模和在每个第一掩模的侧壁上的第二掩模。 使用第一和第三掩模蚀刻第一蚀刻目标层作为蚀刻掩模，以分别在第一和第二区域中形成第一和第二图案。 每个第一图案具有第一宽度，并且每个第二图案具有大于第一宽度的第二宽度。

公开(公告)号：US20130012021A1

公开(公告)日：2013-01-10

申请号：US13526960

申请日：2012-06-19

申请人： Jung-Chan LEE ,  Yoo-Jung LEE ,  Ki-Hyung KO ,  Dae-Young KWAK ,  Seung-Jae LEE ,  Jae-Sung HUR ,  Sang-Bom KANG ,  Cheol KIM ,  Bo-Un YOON

发明人： Jung-Chan LEE ,  Yoo-Jung LEE ,  Ki-Hyung KO ,  Dae-Young KWAK ,  Seung-Jae LEE ,  Jae-Sung HUR ,  Sang-Bom KANG ,  Cheol KIM ,  Bo-Un YOON

IPC分类号： H01L21/283

CPC分类号： H01L29/4983 ,  H01L21/76895 ,  H01L21/82345 ,  H01L29/49 ,  H01L29/66545 ,  H01L29/78

摘要： A method of manufacturing a semiconductor device includes forming an interlayer dielectric film that has first and second trenches on first and second regions of a substrate, respectively, forming a first metal layer along a sidewall and a bottom surface of the first trench and along a top surface of the interlayer dielectric film in the first region, forming a second metal layer along a sidewall and a bottom surface of the second trench and along a top surface of the interlayer dielectric film in the second region, forming a first sacrificial layer pattern on the first metal layer such that the first sacrificial layer fills a portion of the first trench, forming a first electrode layer by etching the first metal layer and the second metal layer using the first sacrificial layer pattern, and removing the first sacrificial layer pattern.

摘要翻译： 一种制造半导体器件的方法包括：在衬底的第一和第二区域上分别形成具有第一和第二沟槽的层间电介质膜，沿着第一沟槽的侧壁和底表面沿顶部形成第一金属层 在所述第一区域中的所述层间电介质膜的表面，沿着所述第二沟槽的侧壁和底表面沿着所述第二区域中的所述层间电介质膜的顶表面形成第二金属层，在所述第二区域中形成第一牺牲层图案 第一金属层，使得第一牺牲层填充第一沟槽的一部分，通过使用第一牺牲层图案蚀刻第一金属层和第二金属层形成第一电极层，以及去除第一牺牲层图案。

公开(公告)号：US20160315085A1

公开(公告)日：2016-10-27

申请号：US15049648

申请日：2016-02-22

申请人： Yong-Joon CHOI ,  Tae-Yong KWON ,  Mirco CANTORO ,  Chang-Jae YANG ,  Dong-Hoon KHANG ,  Woo-Ram KIM ,  Cheol KIM ,  Seung-Jin MUN ,  Seung-Mo HA ,  Do-Hyoung KIM ,  Seong-Ju KIM ,  So-Ra YOU ,  Woong-ki HONG

发明人： Yong-Joon CHOI ,  Tae-Yong KWON ,  Mirco CANTORO ,  Chang-Jae YANG ,  Dong-Hoon KHANG ,  Woo-Ram KIM ,  Cheol KIM ,  Seung-Jin MUN ,  Seung-Mo HA ,  Do-Hyoung KIM ,  Seong-Ju KIM ,  So-Ra YOU ,  Woong-ki HONG

IPC分类号： H01L27/092 ,  H01L29/16 ,  H01L29/165 ,  H01L29/06

CPC分类号： H01L27/0924 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/0207 ,  H01L27/1104 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785

摘要： A semiconductor device includes a compound semiconductor layer, where the compound semiconductor layer includes separate fin patterns in separate regions. The separate fin patterns may include different materials. The separate fin patterns may include different dimensions, including one or more of width and height of one or more portions of the fin patterns. The separate fin patterns may include an upper pattern and a lower pattern. The upper pattern and the lower pattern may include different materials. The upper pattern and the lower pattern may include different dimensions. Separate regions may include separate ones of an NMOS or a PMOS. The semiconductor device may include gate electrodes on the compound semiconductor layer. Separate gate electrodes may intersect the separate fin patterns.

摘要翻译： 半导体器件包括化合物半导体层，其中化合物半导体层在分开的区域中包括单独的鳍状图案。 单独的翅片图案可以包括不同的材料。 单独的翅片图案可以包括不同的尺寸，包括鳍片图案的一个或多个部分的宽度和高度中的一个或多个。 单独的翅片图案可以包括上图案和下图案。 上部图案和下部图案可以包括不同的材料。 上部图案和下部图案可以包括不同的尺寸。 单独的区域可以包括NMOS或PMOS的单独区域。 半导体器件可以包括化合物半导体层上的栅电极。 单独的栅电极可以与分开的鳍片图案相交。

公开(公告)号：US20160307803A1

公开(公告)日：2016-10-20

申请号：US15083248

申请日：2016-03-28

申请人： Seung-Jin MUN ,  Dong-Hoon KHANG ,  Woo-Ram KIM ,  Cheol KIM ,  Dong-Seok LEE ,  Yong-Joon CHOI ,  Seung-Mo HA ,  Do-Hyoung KIM

发明人： Seung-Jin MUN ,  Dong-Hoon KHANG ,  Woo-Ram KIM ,  Cheol KIM ,  Dong-Seok LEE ,  Yong-Joon CHOI ,  Seung-Mo HA ,  Do-Hyoung KIM

IPC分类号： H01L21/8234 ,  H01L21/308

CPC分类号： H01L21/823431 ,  H01L21/3086 ,  H01L23/544 ,  H01L2223/54426 ,  H01L2223/54453

摘要： A method of manufacturing a semiconductor device may include forming a sacrificial layer on a substrate including a first region and a second region, forming a first pattern on the sacrificial layer of the second region, forming a second pattern on the sacrificial layer of the first region, forming first upper spacers on opposite sidewalls of the second pattern, removing the second pattern, etching the first sacrificial layer of the first region using the first upper spacers as an etch mask to form a third pattern, etching the first sacrificial layer of the second region using the first pattern as an etch mask to form a fourth pattern, forming first lower spacers at either side of the third pattern, forming second spacers on opposite sidewalls of the fourth pattern, removing the third pattern and the fourth pattern, and etching the substrate using the first lower spacers and the second spacers as etch masks.

摘要翻译： 制造半导体器件的方法可以包括在包括第一区域和第二区域的衬底上形成牺牲层，在第二区域的牺牲层上形成第一图案，在第一区域的牺牲层上形成第二图案 在所述第二图案的相对侧壁上形成第一上隔片，去除所述第二图案，使用所述第一上隔片作为蚀刻掩模蚀刻所述第一区域的所述第一牺牲层以形成第三图案，蚀刻所述第二图案的所述第一牺牲层 区域，使用第一图案作为蚀刻掩模以形成第四图案，在第三图案的任一侧形成第一下隔片，在第四图案的相对侧壁上形成第二间隔物，去除第三图案和第四图案，并蚀刻 使用第一下隔板和第二间隔件作为蚀刻掩模。