公开(公告)号：US20110189615A1

公开(公告)日：2011-08-04

申请号：US12696056

申请日：2010-01-29

申请人： Tsung-Yu Hou ,  Tai-Heng Yu ,  Chien-Wei Su ,  Wen-Yi Teng

发明人： Tsung-Yu Hou ,  Tai-Heng Yu ,  Chien-Wei Su ,  Wen-Yi Teng

IPC分类号： G03F7/20

CPC分类号： G03F7/20

摘要： A method of manufacturing MOS transistor includes providing a substrate having a gate formed thereon; forming a hard mask layer on the substrate, performing an acid treatment to a surface of the hard mask layer, forming a photoresist layer on the hard mask layer after performing the acid treatment, performing a photolithography process to pattern the photoresist layer and the hard mask layer, performing an etching process to form recesses in the substrate, and performing a SEG method to form epitaxial layers respectively in the recesses.

摘要翻译： 制造MOS晶体管的方法包括提供其上形成有栅极的基板; 在基板上形成硬掩模层，对硬掩模层的表面进行酸处理，在进行酸处理之后在硬掩模层上形成光致抗蚀剂层，进行光刻工艺以对光致抗蚀剂层和硬掩模进行图案化 层，在衬底中进行蚀刻处理以形成凹部，并且执行SEG方法以分别在凹部中形成外延层。

公开(公告)号：US08445363B2

公开(公告)日：2013-05-21

申请号：US13091153

申请日：2011-04-21

申请人： Tsuo-Wen Lu ,  I-Ming Lai ,  Tsung-Yu Hou ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Shao-Wei Wang ,  Yu-Ren Wang ,  Chin-Cheng Chien

发明人： Tsuo-Wen Lu ,  I-Ming Lai ,  Tsung-Yu Hou ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Shao-Wei Wang ,  Yu-Ren Wang ,  Chin-Cheng Chien

IPC分类号： H01L21/20

CPC分类号： H01L21/0243 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/02658 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834

摘要： A method of fabricating an epitaxial layer includes providing a substrate. The substrate is etched to form at least a recess within the substrate. A surface treatment is performed on the recess to form a Si—OH containing surface. An in-situ epitaxial process is performed to form an epitaxial layer within the recess, wherein the epitaxial process is performed in a hydrogen-free atmosphere and at a temperature lower than 800° C.

摘要翻译： 制造外延层的方法包括提供衬底。 衬底被蚀刻以在衬底内形成至少一个凹部。 在凹部上进行表面处理以形成含Si-OH的表面。 进行原位外延工艺以在凹槽内形成外延层，其中外延工艺在无氢气氛和低于800℃的温度下进行。

公开(公告)号：US20120270382A1

公开(公告)日：2012-10-25

申请号：US13091153

申请日：2011-04-21

申请人： Tsuo-Wen Lu ,  I-Ming Lai ,  Tsung-Yu Hou ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Shao-Wei Wang ,  Yu-Ren Wang ,  Chin-Cheng Chien

发明人： Tsuo-Wen Lu ,  I-Ming Lai ,  Tsung-Yu Hou ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Shao-Wei Wang ,  Yu-Ren Wang ,  Chin-Cheng Chien

IPC分类号： H01L21/20

CPC分类号： H01L21/0243 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/02658 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7834

摘要： A method of fabricating an epitaxial layer includes providing a substrate. The substrate is etched to form at least a recess within the substrate. A surface treatment is performed on the recess to form a Si—OH containing surface. An in-situ epitaxial process is performed to form an epitaxial layer within the recess, wherein the epitaxial process is performed in a hydrogen-free atmosphere and at a temperature lower than 800° C.

摘要翻译： 制造外延层的方法包括提供衬底。 衬底被蚀刻以在衬底内形成至少一个凹部。 在凹部上进行表面处理以形成含Si-OH表面。 进行原位外延工艺以在凹槽内形成外延层，其中外延工艺在无氢气氛和低于800℃的温度下进行。

公开(公告)号：US20120193796A1

公开(公告)日：2012-08-02

申请号：US13018009

申请日：2011-01-31

申请人： Chien-Liang Lin ,  Yun-Ren Wang ,  Ying-Wei Yen ,  Wen-Yi Teng ,  Chan-Lon Yang

发明人： Chien-Liang Lin ,  Yun-Ren Wang ,  Ying-Wei Yen ,  Wen-Yi Teng ,  Chan-Lon Yang

IPC分类号： H01L29/49 ,  H01L21/28

CPC分类号： H01L29/4916 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/28035 ,  H01L29/4925

摘要： The method of forming a polysilicon layer is provided. A first polysilicon layer with a first grain size is formed on a substrate. A second polysilicon layer with a second grain size is formed on the first polysilicon layer. The first grain size is smaller than the second grain size. The first polysilicon layer with a smaller grain size can serve as a base for the following deposition, so that the second polysilicon layer formed thereon has a flatter topography, and thus, the surface roughness is reduced and the Rs uniformity within a wafer is improved.

摘要翻译： 提供了形成多晶硅层的方法。 在基板上形成具有第一粒径的第一多晶硅层。 在第一多晶硅层上形成第二晶粒尺寸的第二多晶硅层。 第一粒度小于第二粒度。 具有较小晶粒尺寸的第一多晶硅层可用作随后沉积的基底，使得其上形成的第二多晶硅层具有更平坦的形貌，因此表面粗糙度降低，并且晶片内的Rs均匀性得到改善。

公开(公告)号：US07678588B2

公开(公告)日：2010-03-16

申请号：US12017596

申请日：2008-01-22

申请人： Chun-Chi Huang ,  Wen-Yi Teng

发明人： Chun-Chi Huang ,  Wen-Yi Teng

IPC分类号： H01L21/00

CPC分类号： G01N21/211 ,  G01N2021/213 ,  H01L22/12

摘要： An optical critical dimension measuring method, applicable in measuring a pattern, that includes a plurality of polysilicon layers, of a device, is provided. The method includes obtaining a real curve corresponding to the to-be-measured device. Then, determining whether an ion implantation process has been performed on the polysilicon layers, a different module is selected. A correlation process is performed according to the selected module to generate a theoretical curve that correlates with the real curve to obtain a plurality of parameters corresponding to the theoretical curve.

摘要翻译： 提供了一种适用于测量包括多个多晶硅层的器件的图案的光学临界尺寸测量方法。 该方法包括获得对应于被测量设备的实际曲线。 然后，确定是否对多晶硅层进行离子注入工艺，选择不同的模块。 根据所选择的模块执行相关处理，以产生与实际曲线相关的理论曲线，以获得与理论曲线对应的多个参数。

公开(公告)号：US08921238B2

公开(公告)日：2014-12-30

申请号：US13235515

申请日：2011-09-19

申请人： Shao-Wei Wang ,  Yu-Ren Wang ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Tsuo-Wen Lu ,  Chih-Chung Chen ,  Ying-Wei Yen

发明人： Shao-Wei Wang ,  Yu-Ren Wang ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Tsuo-Wen Lu ,  Chih-Chung Chen ,  Ying-Wei Yen

IPC分类号： H01L21/31 ,  H01L21/3105 ,  H01L21/02

CPC分类号： H01L21/3105 ,  H01L21/02148 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02192 ,  H01L21/02197 ,  H01L21/0228

摘要： A method for processing a high-k dielectric layer includes the following steps. A semiconductor substrate is provided, and a high-k dielectric layer is formed thereon. The high-k dielectric layer has a crystalline temperature. Subsequently, a first annealing process is performed, and a process temperature of the first annealing process is substantially smaller than the crystalline temperature. A second annealing process is performed, and a process temperature of the second annealing process is substantially larger than the crystalline temperature.

摘要翻译： 一种用于处理高k电介质层的方法包括以下步骤。 提供半导体衬底，并且在其上形成高k电介质层。 高k电介质层具有结晶温度。 随后，进行第一退火处理，并且第一退火工艺的处理温度显着小于结晶温度。 进行第二退火处理，第二退火处理的工艺温度显着大于结晶温度。

公开(公告)号：US08536038B2

公开(公告)日：2013-09-17

申请号：US13164781

申请日：2011-06-21

申请人： Shao-Wei Wang ,  Yu-Ren Wang ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Tsuo-Wen Lu ,  Chih-Chung Chen ,  Ying-Wei Yen ,  Yu-Min Lin ,  Chin-Cheng Chien ,  Jei-Ming Chen ,  Chun-Wei Hsu ,  Chia-Lung Chang ,  Yi-Ching Wu ,  Shu-Yen Chan

发明人： Shao-Wei Wang ,  Yu-Ren Wang ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Tsuo-Wen Lu ,  Chih-Chung Chen ,  Ying-Wei Yen ,  Yu-Min Lin ,  Chin-Cheng Chien ,  Jei-Ming Chen ,  Chun-Wei Hsu ,  Chia-Lung Chang ,  Yi-Ching Wu ,  Shu-Yen Chan

IPC分类号： H01L21/3205 ,  H01L21/425

CPC分类号： H01L29/7833 ,  H01L21/265 ,  H01L21/3215 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659

摘要： A manufacturing method for a metal gate includes providing a substrate having at least a semiconductor device with a conductivity type formed thereon, forming a gate trench in the semiconductor device, forming a work function metal layer having the conductivity type and an intrinsic work function corresponding to the conductivity type in the gate trench, and performing an ion implantation to adjust the intrinsic work function of the work function metal layer to a target work function.

摘要翻译： 一种金属栅极的制造方法，包括提供具有至少形成有导电类型的半导体器件的衬底，在该半导体器件中形成栅极沟槽，形成具有导电类型的功函数金属层和对应于 栅极沟槽中的导电类型，并且执行离子注入以将功函数金属层的固有功函数调整到目标功函数。

公开(公告)号：US20130072030A1

公开(公告)日：2013-03-21

申请号：US13235515

申请日：2011-09-19

申请人： Shao-Wei Wang ,  Yu-Ren Wang ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Tsuo-Wen Lu ,  Chih-Chung Chen ,  Ying-Wei Yen

发明人： Shao-Wei Wang ,  Yu-Ren Wang ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Tsuo-Wen Lu ,  Chih-Chung Chen ,  Ying-Wei Yen

IPC分类号： H01L21/314

CPC分类号： H01L21/3105 ,  H01L21/02148 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02192 ,  H01L21/02197 ,  H01L21/0228

摘要： A method for processing a high-k dielectric layer includes the following steps. A semiconductor substrate is provided, and a high-k dielectric layer is formed thereon. The high-k dielectric layer has a crystalline temperature. Subsequently, a first annealing process is performed, and a process temperature of the first annealing process is substantially smaller than the crystalline temperature. A second annealing process is performed, and a process temperature of the second annealing process is substantially larger than the crystalline temperature.

摘要翻译： 一种用于处理高k电介质层的方法包括以下步骤。 提供半导体衬底，并且在其上形成高k电介质层。 高k电介质层具有结晶温度。 随后，进行第一退火处理，并且第一退火工艺的处理温度显着小于结晶温度。 进行第二退火处理，第二退火处理的工艺温度显着大于结晶温度。

公开(公告)号：US20120292720A1

公开(公告)日：2012-11-22

申请号：US13109999

申请日：2011-05-18

申请人： Chih-Chung Chen ,  Yu-Ren Wang ,  Tsuo-Wen Lu ,  Wen-Yi Teng

发明人： Chih-Chung Chen ,  Yu-Ren Wang ,  Tsuo-Wen Lu ,  Wen-Yi Teng

IPC分类号： H01L29/772 ,  H01L21/336

CPC分类号： H01L29/4983 ,  H01L29/66545 ,  H01L29/7833 ,  H01L29/7843

摘要： A metal gate structure includes a high dielectric constant (high-K) gate dielectric layer, a metal gate having at least a U-shaped work function metal layer positioned on the high-K gate dielectric layer, and a silicon carbonitride (SiCN) seal layer positioned on sidewalls of the high-K gate dielectric layer and of the metal gate.

摘要翻译： 金属栅极结构包括高介电常数（高K）栅极电介质层，至少具有位于高K栅极介电层上的U形功函数金属层的金属栅极和碳氮化硅（SiCN）密封 层位于高K栅极电介质层和金属栅极的侧壁上。

公开(公告)号：US20120329261A1

公开(公告)日：2012-12-27

申请号：US13164781

申请日：2011-06-21

申请人： Shao-Wei Wang ,  Yu-Ren Wang ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Tsuo-Wen Lu ,  Chih-Chung Chen ,  Ying-Wei Yen ,  Yu-Min Lin ,  Chin-Cheng Chien ,  Jei-Ming Chen ,  Chun-Wei Hsu ,  Chia-Lung Chang ,  Yi-Ching Wu ,  Shu-Yen Chan

发明人： Shao-Wei Wang ,  Yu-Ren Wang ,  Chien-Liang Lin ,  Wen-Yi Teng ,  Tsuo-Wen Lu ,  Chih-Chung Chen ,  Ying-Wei Yen ,  Yu-Min Lin ,  Chin-Cheng Chien ,  Jei-Ming Chen ,  Chun-Wei Hsu ,  Chia-Lung Chang ,  Yi-Ching Wu ,  Shu-Yen Chan

IPC分类号： H01L21/782 ,  H01L21/28

CPC分类号： H01L29/7833 ,  H01L21/265 ,  H01L21/3215 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659

摘要： A manufacturing method for a metal gate includes providing a substrate having at least a semiconductor device with a conductivity type formed thereon, forming a gate trench in the semiconductor device, forming a work function metal layer having the conductivity type and an intrinsic work function corresponding to the conductivity type in the gate trench, and performing an ion implantation to adjust the intrinsic work function of the work function metal layer to a target work function.

摘要翻译： 一种金属栅极的制造方法，包括提供具有至少形成有导电类型的半导体器件的衬底，在该半导体器件中形成栅极沟槽，形成具有导电类型的功函数金属层和对应于 栅极沟槽中的导电类型，并且执行离子注入以将功函数金属层的固有功函数调整到目标功函数。