公开(公告)号：US08053838B2

公开(公告)日：2011-11-08

申请号：US12146728

申请日：2008-06-26

申请人： Xiaomeng Chen ,  Byeong Yeol Kim ,  Mahender Kumar ,  Huilong Zhu

发明人： Xiaomeng Chen ,  Byeong Yeol Kim ,  Mahender Kumar ,  Huilong Zhu

IPC分类号： H01L29/00 ,  H01L21/20

CPC分类号： H01L29/7848 ,  H01L29/66795 ,  H01L29/785

摘要： A semiconductor structure, a fabrication method, and a design structure for a FinFet. The FinFet includes a dielectric layer, a central semiconductor fin region on the dielectric layer, a first semiconductor seed region on the dielectric layer, and a first strain creating fin region. The first semiconductor seed region is sandwiched between the first strain creating fin region and the dielectric layer. The first semiconductor seed region includes a first semiconductor material. The first strain creating fin region includes the first semiconductor material and a second semiconductor material different than the first semiconductor material. A first atom percent of the first semiconductor material in the first semiconductor seed region is different than a second atom percent of the first semiconductor material in the first strain creating fin region.

摘要翻译： FinFet的半导体结构，制造方法和设计结构。 FinFet包括电介质层，电介质层上的中央半导体鳍片区域，电介质层上的第一半导体种子区域和第一应变产生鳍片区域。 第一半导体种子区域夹在第一应变产生鳍区域和电介质层之间。 第一半导体种子区域包括第一半导体材料。 第一应变产生鳍区域包括第一半导体材料和与第一半导体材料不同的第二半导体材料。 第一半导体晶种区域中的第一半导体材料的第一原子百分比不同于第一应变产生鳍区域中的第一半导体材料的第二原子百分比。

公开(公告)号：US20090321828A1

公开(公告)日：2009-12-31

申请号：US12146728

申请日：2008-06-26

申请人： Xiaomeng Chen ,  Byeong Yeol Kim ,  Mahender Kumar ,  Huilong Zhu

发明人： Xiaomeng Chen ,  Byeong Yeol Kim ,  Mahender Kumar ,  Huilong Zhu

IPC分类号： H01L29/00 ,  H01L21/20

CPC分类号： H01L29/7848 ,  H01L29/66795 ,  H01L29/785

摘要： A semiconductor structure, a fabrication method, and a design structure for a FinFet. The FinFet includes a dielectric layer, a central semiconductor fin region on the dielectric layer, a first semiconductor seed region on the dielectric layer, and a first strain creating fin region. The first semiconductor seed region is sandwiched between the first strain creating fin region and the dielectric layer. The first semiconductor seed region includes a first semiconductor material. The first strain creating fin region includes the first semiconductor material and a second semiconductor material different than the first semiconductor material. A first atom percent of the first semiconductor material in the first semiconductor seed region is different than a second atom percent of the first semiconductor material in the first strain creating fin region.

摘要翻译： FinFet的半导体结构，制造方法和设计结构。 FinFet包括电介质层，电介质层上的中央半导体鳍片区域，电介质层上的第一半导体种子区域和第一应变产生鳍片区域。 第一半导体种子区域夹在第一应变产生鳍区域和电介质层之间。 第一半导体种子区域包括第一半导体材料。 第一应变产生鳍区域包括第一半导体材料和与第一半导体材料不同的第二半导体材料。 第一半导体晶种区域中的第一半导体材料的第一原子百分比不同于第一应变产生鳍区域中的第一半导体材料的第二原子百分比。

公开(公告)号：US20100006926A1

公开(公告)日：2010-01-14

申请号：US12170687

申请日：2008-07-10

申请人： HUILONG ZHU ,  Xiaomeng Chen ,  Mahender Kumar ,  Brian J. Greene ,  Bachir Dirahoui ,  Jay W. Strane ,  Gregory G. Freeman

发明人： HUILONG ZHU ,  Xiaomeng Chen ,  Mahender Kumar ,  Brian J. Greene ,  Bachir Dirahoui ,  Jay W. Strane ,  Gregory G. Freeman

IPC分类号： H01L27/088 ,  H01L21/8234

CPC分类号： H01L21/823842 ,  H01L21/82385 ,  H01L21/823857

摘要： Methods for forming high performance gates in MOSFETs and structures thereof are disclosed. One embodiment includes a method including providing a substrate including a first short channel active region, a second short channel active region and a long channel active region, each active region separated from another by a shallow trench isolation (STI); and forming a field effect transistor (FET) with a polysilicon gate over the long channel active region, a first dual metal gate FET having a first work function adjusting material over the first short channel active region and a second dual metal gate FET having a second work function adjusting material over the second short channel active region, wherein the first and second work function adjusting materials are different.

摘要翻译： 公开了在MOSFET中形成高性能栅极的方法及其结构。 一个实施例包括提供包括第一短沟道有源区，第二短沟道有源区和长沟道有源区的衬底的方法，每个有源区通过浅沟槽隔离（STI）与另一个分离。 以及在所述长沟道有源区上形成具有多晶硅栅极的场效应晶体管（FET），在所述第一短沟道有源区上具有第一功函数调节材料的第一双金属栅极FET和具有第二双金属栅极FET的第二双金属栅极FET， 第二短通道有源区域上的功函数调整材料，其中第一和第二功函数调节材料不同。

公开(公告)号：US07790553B2

公开(公告)日：2010-09-07

申请号：US12170687

申请日：2008-07-10

申请人： Huilong Zhu ,  Xiaomeng Chen ,  Mahender Kumar ,  Brian J. Greene ,  Bachir Dirahoui ,  Jay W. Strane ,  Gregory G. Freeman

发明人： Huilong Zhu ,  Xiaomeng Chen ,  Mahender Kumar ,  Brian J. Greene ,  Bachir Dirahoui ,  Jay W. Strane ,  Gregory G. Freeman

IPC分类号： H01L21/8234

CPC分类号： H01L21/823842 ,  H01L21/82385 ,  H01L21/823857

摘要： Methods for forming high performance gates in MOSFETs and structures thereof are disclosed. One embodiment includes a method including providing a substrate including a first short channel active region, a second short channel active region and a long channel active region, each active region separated from another by a shallow trench isolation (STI); and forming a field effect transistor (FET) with a polysilicon gate over the long channel active region, a first dual metal gate FET having a first work function adjusting material over the first short channel active region and a second dual metal gate FET having a second work function adjusting material over the second short channel active region, wherein the first and second work function adjusting materials are different.

摘要翻译： 公开了在MOSFET中形成高性能栅极的方法及其结构。 一个实施例包括提供包括第一短沟道有源区，第二短沟道有源区和长沟道有源区的衬底的方法，每个有源区通过浅沟槽隔离（STI）与另一个分离。 以及在所述长沟道有源区上形成具有多晶硅栅极的场效应晶体管（FET），在所述第一短沟道有源区上具有第一功函数调节材料的第一双金属栅极FET和具有第二双金属栅极FET的第二双金属栅极FET， 第二短通道有源区域上的功函数调整材料，其中第一和第二功函数调节材料不同。

公开(公告)号：US20090256207A1

公开(公告)日：2009-10-15

申请号：US12102333

申请日：2008-04-14

申请人： Xiaomeng Chen ,  Bachir Dirahoui ,  William K. Henson ,  Michael D. Hulvey ,  Amit Kumar ,  Mahender Kumar ,  Amanda L. Tessier ,  Clement H. Wann

发明人： Xiaomeng Chen ,  Bachir Dirahoui ,  William K. Henson ,  Michael D. Hulvey ,  Amit Kumar ,  Mahender Kumar ,  Amanda L. Tessier ,  Clement H. Wann

IPC分类号： H01L27/088 ,  H01L21/336

CPC分类号： H01L29/785 ,  H01L21/76283 ,  H01L21/823431 ,  H01L21/823481 ,  H01L29/66795

摘要： Disclosed herein is a transistor comprising a first fin having a first gate electrode disposed across the first fin; the gate electrode contacting opposing surfaces of the fin; and a planar oxide layer having a second gate electrode disposed across the planar oxide layer to form a planar metal oxide semiconductor field effect transistor; the first fin and the planar oxide layer being disposed upon a surface of a wafer.

摘要翻译： 本文公开了一种晶体管，包括：第一鳍片，其具有横跨第一鳍片设置的第一栅电极; 所述栅电极接触所述翅片的相对表面; 以及平面氧化物层，具有跨过所述平面氧化物层设置的第二栅极，以形成平面金属氧化物半导体场效应晶体管; 第一鳍片和平面氧化物层设置在晶片的表面上。

公开(公告)号：US07790581B2

公开(公告)日：2010-09-07

申请号：US11306713

申请日：2006-01-09

申请人： Byeong Y. Kim ,  Xiaomeng Chen ,  Woo-Hyeong Lee ,  Huilong Zhu

发明人： Byeong Y. Kim ,  Xiaomeng Chen ,  Woo-Hyeong Lee ,  Huilong Zhu

IPC分类号： H01L21/20 ,  H01L21/36 ,  H01L21/00

CPC分类号： H01L29/1083 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/78 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/78603 ,  H01L29/78654 ,  H01L29/78687

摘要： A pair of semiconductor structures and a method for fabricating a semiconductor structure each utilize a semiconductor substrate having a first crystallographic orientation, and a dielectric layer located thereupon. The method provides for epitaxially growing a semiconductor layer on the semiconductor substrate to encapsulate the dielectric layer. The method also provides for patterning the semiconductor layer to yield a semiconductor structure that comprises a bulk semiconductor structure and a semiconductor-on-insulator structure, or alternatively a patterned semiconductor layer that straddles the dielectric layer and contacts the semiconductor substrate.

摘要翻译： 一对半导体结构和半导体结构的制造方法各自使用具有第一晶体取向的半导体衬底和位于其上的电介质层。 该方法提供了在半导体衬底上外延生长半导体层以封装介电层。 该方法还提供了图案化半导体层以产生包括体半导体结构和绝缘体上半导体结构的半导体结构，或者替代地跨越电介质层并接触半导体衬底的图案化半导体层。

公开(公告)号：US20090283836A1

公开(公告)日：2009-11-19

申请号：US12119517

申请日：2008-05-13

申请人： Huilong Zhu ,  Xiaomeng Chen

发明人： Huilong Zhu ,  Xiaomeng Chen

IPC分类号： H01L29/786 ,  H01L29/423 ,  H01L21/336

CPC分类号： H01L29/4983 ,  H01L21/823864 ,  H01L21/823878 ,  H01L29/517 ,  H01L29/7833

摘要： The present invention provides a semiconductor device includes a substrate including a semiconducting region and isolation regions, a gate structure including a high-k gate dielectric layer atop the semiconducting region of the substrate and a metal gate conductor layer atop the high-k gate dielectric; protective nitride spacers enclosing the high-k gate dielectric layer between the metal gate conductor layer and the semiconducting region of the substrate, the protective nitride spacers separating the isolation regions from the high-k dielectric; and a polysilicon gate conductor overlying the metal gate conductor layer and enclosing the protective nitride spacers between at least the high-k dielectric layer, the semiconducting region, and a portion of the polysilicon gate conductor.

摘要翻译： 本发明提供一种半导体器件，其包括：包括半导体区域和隔离区域的衬底;包括位于衬底的半导体区域顶部的高k栅极电介质层的栅极结构和位于高k栅极电介质顶部的金属栅极导体层; 保护性氮化物间隔物，其将金属栅极导体层和衬底的半导体区域之间的高k栅极电介质层包围，保护性氮化物间隔物将隔离区域与高k电介质隔离; 以及覆盖所述金属栅极导体层并且将所述保护性氮化物间隔物包围在至少所述高k电介质层，所述半导体区域和所述多晶硅栅极导体的一部分之间的多晶硅栅极导体。

公开(公告)号：US20080185592A1

公开(公告)日：2008-08-07

申请号：US11306713

申请日：2006-01-09

申请人： Byeong Y. Kim ,  Xiaomeng Chen ,  Woo-Hyeong Lee ,  Huilong Zhu

发明人： Byeong Y. Kim ,  Xiaomeng Chen ,  Woo-Hyeong Lee ,  Huilong Zhu

IPC分类号： H01L29/04 ,  H01L21/20

CPC分类号： H01L29/1083 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/78 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/78603 ,  H01L29/78654 ,  H01L29/78687

摘要： A pair of semiconductor structures and a method for fabricating a semiconductor structure each utilize a semiconductor substrate having a first crystallographic orientation, and a dielectric layer located thereupon. The method provides for epitaxially growing a semiconductor layer on the semiconductor substrate to encapsulate the dielectric layer. The method also provides for patterning the semiconductor layer to yield a semiconductor structure that comprises a bulk semiconductor structure and a semiconductor-on-insulator structure, or alternatively a patterned semiconductor layer that straddles the dielectric layer and contacts the semiconductor substrate.

摘要翻译： 一对半导体结构和半导体结构的制造方法各自使用具有第一晶体取向的半导体衬底和位于其上的电介质层。 该方法提供了在半导体衬底上外延生长半导体层以封装介电层。 该方法还提供了图案化半导体层以产生包括体半导体结构和绝缘体上半导体结构的半导体结构，或者替代地跨越电介质层并接触半导体衬底的图案化半导体层。

公开(公告)号：US08754446B2

公开(公告)日：2014-06-17

申请号：US11468403

申请日：2006-08-30

申请人： Xiaomeng Chen ,  Shwu-Jen Jeng ,  Byeong Y. Kim ,  Hasan M. Nayfeh

发明人： Xiaomeng Chen ,  Shwu-Jen Jeng ,  Byeong Y. Kim ,  Hasan M. Nayfeh

IPC分类号： H01L29/772

CPC分类号： H01L29/7848 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/78

摘要： The invention is directed to a structure and method of forming a structure having a sealed gate oxide layer. The structure includes a gate oxide layer formed on a substrate and a gate formed on the gate oxide layer. The structure further includes a material abutting walls of the gate and formed within an undercut underneath the gate to protect regions of the gate oxide layer exposed by the undercut. Source and drain regions are isolated from the gate by the material.

摘要翻译： 本发明涉及形成具有密封栅极氧化物层的结构的结构和方法。 该结构包括在衬底上形成的栅极氧化层和形成在栅极氧化物层上的栅极。 该结构还包括栅极的材料邻接壁并形成在栅极下方的底切之下，以保护由底切露出的栅极氧化物层的区域。 源极和漏极区域通过材料与栅极隔离。

公开(公告)号：US07803708B2

公开(公告)日：2010-09-28

申请号：US11537378

申请日：2006-09-29

申请人： Xiaomeng Chen ,  William Cote ,  Anthony K Stamper ,  Arthur C Winslow

发明人： Xiaomeng Chen ,  William Cote ,  Anthony K Stamper ,  Arthur C Winslow

IPC分类号： H01L21/302

CPC分类号： H01L21/76831 ,  H01L21/02046 ,  H01L21/02052 ,  H01L21/02126 ,  H01L21/02129 ,  H01L21/02131 ,  H01L21/02164 ,  H01L21/0234 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/312 ,  H01L21/31612 ,  H01L21/31625 ,  H01L21/31629 ,  H01L21/31633 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76826

摘要： Method for reducing resist poisoning. The method includes the steps of forming a first structure in a dielectric on a substrate, reducing amine related contaminants from the dielectric and the substrate prior to a formation of a second structure on the substrate such that the amine related contaminates will not diffuse out from either the substrate or the dielectric, wherein the reducing utilizes a plasma treatment which one of chemically ties up the amine related contaminates and binds, traps, or consumes the amine related contaminates during subsequent processing steps, forming the second structure on the substrate, and after the forming of the first structure, preventing poisoning of a resist layer in subsequent processing by the reducing.

摘要翻译： 降低抗药性中毒的方法 该方法包括以下步骤：在衬底上的电介质中形成第一结构，在衬底上形成第二结构之前，从电介质和衬底中还原胺相关的污染物，使得胺相关的污染物不会从任一种 基底或电介质，其中所述还原利用等离子体处理，其中所述等离子体处理中的一种化学结合所述胺相关的污染并在随后的处理步骤期间结合，捕集或消耗胺相关污染物，在所述基底上形成所述第二结构， 形成第一结构，防止在随后的还原过程中中和抗蚀剂层。