中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

924 records (took 0.027 seconds)

    TRANSISTOR STRUCTURES AND METHODS FOR MAKING THE SAME
    61.
    发明申请
    TRANSISTOR STRUCTURES AND METHODS FOR MAKING THE SAME 审中-公开
    晶体管结构及其制作方法

    公开(公告)号：WO2014105371A1

    公开(公告)日：2014-07-03

    申请号：PCT/US2013/073092

    申请日：2013-12-04

    Applicant: CREE, INC.

    Inventor： ZHANG, Qingchun ,  HULL, Brett

    IPC: H01L29/78 ,  H01L29/739 ,  H01L29/749 ,  H01L29/10 ,  H01L29/06

    CPC classification number: H01L29/1608 ,  H01L29/0619 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/66477 ,  H01L29/66712 ,  H01L29/66727 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/7828

    Abstract: A transistor device having a deep recessed P+ junction is disclosed. The transistor device comprises a gate and a source on an upper surface of the transistor device, and includes at least one doped well region, wherein the at least one doped well region has a first conductivity type that is different from a conductivity type of a source region within the transistor device and the at least one doped well region is recessed from the upper surface of the transistor device by a depth. The deep recessed P+ junction may be a deep recessed P+ implanted junction within a source contact area. The deep recessed P+ junction may be deeper than a termination structure in the transistor device. The transistor device may be a Silicon Carbide (SiC) MOSFET device.

    Abstract translation: 公开了具有深凹陷P +结的晶体管器件。 该晶体管器件包括晶体管器件的上表面上的栅极和源极，并且包括至少一个掺杂阱区，其中该至少一个掺杂阱区具有不同于源的导电类型的第一导电类型 晶体管器件内的区域和至少一个掺杂阱区域从晶体管器件的上表面凹入深度。 深凹陷的P +结可以是源接触区域内的深凹陷P +注入结。 深凹陷的P +结可以比晶体管器件中的端接结构更深。 晶体管器件可以是碳化硅（SiC）MOSFET器件。

    半導体装置およびその製造方法
    64.
    发明申请
    半導体装置およびその製造方法 审中-公开
    半导体器件及其制造方法

    公开(公告)号：WO2014087600A1

    公开(公告)日：2014-06-12

    申请号：PCT/JP2013/006922

    申请日：2013-11-26

    Applicant: 株式会社デンソー

    Inventor： 利田　祐麻 ,  赤木　望 ,  林　敬太

    IPC: H01L29/78 ,  H01L29/06 ,  H01L29/861 ,  H01L29/868

    CPC classification number: H01L29/0634 ,  H01L21/2251 ,  H01L21/26513 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/417 ,  H01L29/41741 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/8611

    Abstract: 　半導体装置は、スーパージャンクション構造よりも高不純物濃度のディープ層（１８）を備える。前記ディープ層は、半導体層（５）の表面から所定深さの位置から形成され、高不純物層（１０）と接すると共に前記スーパージャンクション構造と接する。前記ディープ層は、基板法線方向から見て、表面電極（１２）における前記高不純物層と接している部分のうち最も外周側となる第１端部（Ｐ１）と前記高不純物層における外周側の端部との間とオーバーラップする。

    Abstract translation: 该半导体器件具有杂质浓度高于超结结构的深层（18）。 深层形成在从半导体层（5）的表面开始于规定深度的位置，并与高杂质层（10）和超结结构接触。 从基板的法线方向观察，深层与第一端部（P1）之间的区域重叠，该第一端部（P1）位于与第一端部（P1）接触的表面电极（12）的那些部分的最外周侧 高杂质层，高杂质层的外周侧的端部。

    半導体素子及びその製造方法
    65.
    发明申请
    半導体素子及びその製造方法 审中-公开
    半导体元件及其制造方法

    公开(公告)号：WO2014083771A1

    公开(公告)日：2014-06-05

    申请号：PCT/JP2013/006471

    申请日：2013-10-31

    Applicant: パナソニック株式会社

    Inventor： 佐野　恒一郎

    IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

    CPC classification number: H01L29/0847 ,  H01L29/0623 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7391 ,  H01L29/7395 ,  H01L29/7828

    Abstract: 　第１炭化珪素半導体層の上部の第２導電型のボディ領域と、ボディ領域の上部の第１導電型の不純物領域と、第１炭化珪素半導体層上であってボディ領域の少なくとも一部及び不純物領域の少なくとも一部と接して設けられた第１導電型の第２炭化珪素半導体層とを有している。ボディ領域は、第１炭化珪素半導体層の表面と接する第１ボディ領域とその底面と接する第２ボディ領域とを含む。第１ボディ領域の不純物濃度は第２ボディ領域の不純物濃度よりも高い。第２ボディ領域は半導体基板の主面に垂直な方向の平面視において第１ボディ領域の内側に位置し、第２ボディ領域のうち少なくとも一部は不純物領域の下方に位置する。

    Abstract translation: 该半导体元件具有：第一碳化硅半导体层的上部的第二导电型体区; 在身体区域的上部的第一导电型杂质区域; 以及第一导电型第二碳化硅半导体层，其设置在所述第一碳化硅半导体层上，所述第二碳化硅半导体层与所述体区的至少一部分和所述杂质区的一部分接触。 体区域包括与第一碳化硅半导体层的前表面接触的第一体区和与第一体区的底表面接触的第二体区。 第一体区的杂质浓度高于第二体区的杂质浓度。 第二体区域在与半导体衬底的主表面垂直的方向上的平面图中位于第一体区的内侧，并且第二体区的至少一部分位于杂质区以下。

    半導体装置およびその製造装置
    67.
    发明申请
    半導体装置およびその製造装置 审中-公开
    半导体器件及其制造方法

    公开(公告)号：WO2014061075A1

    公开(公告)日：2014-04-24

    申请号：PCT/JP2012/076599

    申请日：2012-10-15

    Applicant: トヨタ自動車株式会社 ,  黒川 雄斗

    Inventor： 黒川　雄斗

    IPC: H01L29/78 ,  H01L21/336 ,  H01L29/739

    CPC classification number: H01L29/4236 ,  H01J37/32669 ,  H01L21/3065 ,  H01L21/67069 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/42376 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

    Abstract: 　本明細書が開示する半導体装置は、半導体基板と、第１方向に伸びるとともに、第１方向に直交する第２方向に間隔を空けて配置された複数のトレンチゲートとを備えている。複数のトレンチゲートは、半導体基板の表面に開口する第１部分と、第１部分から半導体基板の深さ方向に対して第２方向の正方向に傾斜する方向に伸びる第２部分と、第１部分から半導体基板の深さ方向に対して第２方向の負方向に傾斜する方向に伸びる第３部分とを有する。

    Abstract translation: 在本说明书中公开的半导体器件设置有半导体衬底和多个沟槽栅极，其在第一方向上延伸并且以第二方向间隔设置，所述第二方向与第一方向正交。 每个沟槽栅极具有：在半导体衬底的前表面中敞开的第一部分; 所述第二部分相对于所述半导体衬底的深度方向在相对于所述第二方向的正方向倾斜的方向上延伸，所述第二部分从所述第一部分延伸; 以及第三部分，其相对于半导体衬底的深度方向在相对于第二方向的负方向倾斜的方向上延伸，所述第三部分从第一部分延伸。

    炭化珪素半導体装置およびその製造方法
    68.
    发明申请
    炭化珪素半導体装置およびその製造方法 审中-公开
    硅碳化硅半导体器件及其制造方法

    公开(公告)号：WO2014046073A1

    公开(公告)日：2014-03-27

    申请号：PCT/JP2013/074984

    申请日：2013-09-17

    Applicant: 住友電気工業株式会社

    Inventor： 久保田　良輔 ,  日吉　透 ,  木村　錬

    IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

    CPC classification number: H01L29/7802 ,  H01L21/26513 ,  H01L21/266 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/7395

    Abstract: 　第１の導電型の不純物が添加されている炭化珪素基板（３９）の第１の部分（３１ａ）は、第１の深さ位置よりも深くに配置されている。第２の部分（３１ｂ）は、第１の深さ位置から第１の深さ位置よりも浅い第２の深さ位置まで配置されている。第３の部分（３１ｃ）は第２の深さ位置から主面（Ｐ２）まで配置されている。第２の部分（３１ｂ）が有する第２の不純物濃度は、第１の部分（３１ａ）が有する第１の不純物濃度よりも高い。第３の部分（３１ｃ）が有する第３の不純物濃度は、第１の不純物濃度以上かつ第２の不純物濃度未満である。第２の導電型の不純物が添加されているボディ領域（３２）は、第１の深さ位置よりも浅く第２の深さ位置よりも深い深さ位置に、不純物の濃度ピークを有する。

    Abstract translation: 已经添加有第一导电型杂质的碳化硅衬底（39）的第一部分（31a）被设置为比第一深度位置更深。 第二部分（31b）从第一深度位置设置到比第一深度位置浅的第二深度位置。 第三部分（31c）从第二深度位置设置到主表面（P2）。 第二部分（31b）中的第二杂质的浓度高于第一部分（31a）中第一杂质的浓度。 第三部分（31c）中的第三杂质的浓度至少为第一杂质的浓度且低于第二杂质的浓度。 已经添加有第二导电型杂质的体区（32）在比第一深度位置浅的深度位置处深度比第二深度位置深的杂质浓度峰值。

    半導体装置
    69.
    发明申请
    半導体装置 审中-公开
    半导体器件

    公开(公告)号：WO2014033991A1

    公开(公告)日：2014-03-06

    申请号：PCT/JP2013/003731

    申请日：2013-06-13

    Applicant: パナソニック株式会社

    Inventor： 生田　晃久 ,  福本　彰

    IPC: H01L29/786 ,  H01L21/336 ,  H01L29/78

    CPC classification number: H01L29/7816 ,  H01L29/0808 ,  H01L29/0821 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/66325 ,  H01L29/7393 ,  H01L29/7394 ,  H01L29/7824 ,  H01L29/7835

    Abstract: 　半導体装置は、半導体層上に、第２エミッタ領域（９）からバッファ領域（７）に向かって、第１ボディ領域（４）を越えてドリフト領域（６）の一部まで覆うように形成されたゲート絶縁膜（１２）及びゲート電極（１３）を備えている。第２エミッタ領域（９）は、第１エミッタ領域（８）と接続すると共に、第１エミッタ領域におけるゲート電極（１３）寄りの端部からゲート電極の下側に向かう横方向において、第２エミッタ領域（９）の拡散深さよりも長く、且つ第１ボディ領域（４）のゲート電極の下側における横方向の長さを超えない範囲で、ゲート電極の下側にまで延在している。

    Abstract translation: 该半导体器件包括：在半导体层上，从第二发射极区域（9）朝向缓冲区域（7）形成的栅极绝缘膜（12），延伸到第一体区（4）上并覆盖漂移部分 区域（6）; 和栅电极（13）。 第二发射极区域（9）与第一发射极区域（8）连接，并且在水平方向上从第一发射区域的栅电极（13）侧端延伸到栅电极下方，使得 其长度大于第二发射体区域（9）的扩散深度，并且不大于栅电极下方的第一体区域（4）的水平方向的长度。

    炭化珪素半導体装置およびその製造方法
    70.
    发明申请
    炭化珪素半導体装置およびその製造方法 审中-公开
    硅碳化硅半导体器件及其制造方法

    公开(公告)号：WO2013187019A1

    公开(公告)日：2013-12-19

    申请号：PCT/JP2013/003547

    申请日：2013-06-06

    Applicant: 株式会社デンソー ,  トヨタ自動車株式会社 ,  千田 和身

    Inventor： 千田　和身 ,  竹内　有一 ,  副島　成雅 ,  渡辺　行彦

    IPC: H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

    CPC classification number: H01L29/66068 ,  H01L21/02529 ,  H01L21/0455 ,  H01L21/0475 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827

    Abstract: 　ＳｉＣ半導体装置の製造方法において、トレンチ（６）内にｐ型層（３１）をエピタキシャル成長によって形成したのち、水素エッチングによってｐ型層（３１）をトレンチ（６）の底部および両先端部にのみ残すことでｐ型ＳｉＣ層（７）を形成する。つまり、ｐ型層（３１）のうちトレンチ（６）の側面に形成された部分を取り除く。これにより、斜めイオン注入によらずにｐ型ＳｉＣ層（７）を形成できる。このため、斜めイオン注入が別途必要にならないため、イオン注入装置に移動させるなど製造工程が煩雑になることを抑制でき、製造コストを抑えられる。また、イオン注入による欠陥ダメージも無いため、ドレインリークを抑制できるし、確実にトレンチ（６）の側面にｐ型ＳｉＣ層（７）が残ることを防止することが可能となる。よって、高耐圧と高スイッチングスピードの両立を図ることができるＳｉＣ半導体装置を製造できる。

    Abstract translation: 制造SiC半导体器件的方法包括：通过外延生长在沟槽（6）内形成p型层（31） 然后通过氢蚀刻将p型层（31）仅留在沟槽（6）的底部和两个前端部分上形成p型SiC层（7）。 也就是说，已经形成在沟槽（6）的侧表面上的p型层（31）的部分被去除。 以这种方式，可以不依赖于倾斜离子注入来形成p型SiC层（7）。 因为不需要单独进行斜离子注入，所以可以抑制生产步骤的复杂化，例如移动离子注入装置，并降低生产成本。 此外，由于由于离子注入引起的缺陷不会造成损坏，因此可以抑制漏极泄漏并且可靠地防止p型SiC层（7）残留在沟槽（6）的侧表面上。 因此，可以制造能够实现高电阻和高开关速度的SiC半导体器件。

Patent Agency Ranking