公开(公告)号：WO2013180244A1

公开(公告)日：2013-12-05

申请号：PCT/JP2013/065104

申请日：2013-05-30

Applicant: 富士電機株式会社

Inventor： 寺西　秀明 ,  中澤　治雄 ,  荻野　正明

IPC: H01L21/22 ,  H01L21/336 ,  H01L21/76 ,  H01L21/762 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/66333 ,  H01L21/2252 ,  H01L21/2253 ,  H01L21/761 ,  H01L21/762 ,  H01L29/16 ,  H01L29/66325

Abstract: 　１２９０℃以上の高温長時間の熱拡散によって深い拡散層を形成するにあたって、深い拡散層を形成する熱拡散のための熱処理を、酸素雰囲気または酸素と不活性ガスとの混合ガス雰囲気の第１熱処理を行った後に、窒素雰囲気または窒素と酸素との混合ガス雰囲気の第２熱処理を行う構成とする。第１熱処理では、ＣＺ－ＦＺシリコン半導体基板（１）の露出部分を熱酸化してＣＺ－ＦＺシリコン半導体基板（１）内の空孔欠陥（２）を格子間シリコン原子で埋めるとともに、ボロンイオン注入層（６）を拡散させてボロン拡散層を形成する。第２熱処理では、ボロン拡散層を拡散させて深い拡散層を形成する。これにより、１２９０℃以上シリコン結晶の融解温度未満の熱処理温度および１００時間以上の高温長時間の熱拡散によって深さ５０μm以上の拡散層を形成する工程を有する場合でも、結晶欠陥の発生を抑制し、かつ不活性ガスの使用量を削減させて製造コストを低減することができる。

Abstract translation: 关于在1290℃以上的高温下通过长时间的热扩散形成深扩散层，进行用于形成深扩散层的热扩散的热处理被配置为使得第一热处理在 氧气氛或含有氧气和惰性气体的气体混合气体，随后在氮气氛或含有氮气和氧气的气体混合气体中进行第二次热处理。 在第一热处理中，CZ-FZ硅半导体衬底（1）的暴露部分被热氧化，并且CZ-FZ硅半导体衬底（1）中的空位缺陷（2）填充有间隙硅原子，并且 使硼离子注入层（6）扩散，形成硼扩散层。 在第二热处理中，使硼扩散层扩散，形成深扩散层。 因此，即使在100小时以上的长时间和高于1290℃以上的高热处理温度下形成深度为50μm以上的扩散层的步骤也可能低于熔融 硅晶体的温度，以最小化晶体缺陷的发生，以及减少使用的惰性气体的量并降低制造成本。

公开(公告)号：WO2012136848A1

公开(公告)日：2012-10-11

申请号：PCT/EP2012/056456

申请日：2012-04-10

Applicant: ABB TECHNOLOGY AG ,  RAHIMO, Munaf ,  KOPTA, Arnost ,  CLAUSEN, Thomas ,  ANDENNA, Maxi

Inventor： RAHIMO, Munaf ,  KOPTA, Arnost ,  CLAUSEN, Thomas ,  ANDENNA, Maxi

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/66325 ,  H01L29/0834 ,  H01L29/36 ,  H01L29/6609 ,  H01L29/66136 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/861

Abstract: A method for manufacturing a bipolar punch-through semiconductor device is provided, wherein the following steps are performed (a) a wafer (1) having a first and a second side (15, 17) is provided, wherein on the first side (17) a high-doped layer (34) of the first conductivity type having constant high doping concentration is arranged, (b) a low-doped layer (22) of the first conductivity type is epitaxially grown on the first side (15), (c) afterwards a diffusion step is performed, by which a diffused inter-space region (32) is created at the inter-space of the layers (34, 22), (d) afterwards at least one layer of the second conductivity type is created on the first side (15), (e) afterwards the wafer thickness is reduced within the high-doped layer (34) is on the second side (17) so that a buffer layer (3) is created, which comprises the inter-space region (32) and the remaining part of the high- doped layer, wherein the doping profile of the buffer layer (3) decreases steadily from the doping concentration of the high-doped region (36) to the doping concentration of the drift layer (2).

Abstract translation: 提供一种制造双极穿通半导体器件的方法，其中执行以下步骤（a）提供具有第一和第二侧面（15,17）的晶片（1），其中在第一侧（17 布置具有恒定的高掺杂浓度的第一导电类型的高掺杂层（34），（b）第一导电类型的低掺杂层（22）在第一侧（15）上外延生长，（ c）之后，进行扩散步骤，由此在层（34,22）的间隔处产生扩散的空间间区域（32），（d）之后，至少一层第二导电类型为 在第一侧（15）上形成，（e）之后，高掺杂层（34）内的晶片厚度减小在第二侧（17）上，使得形成缓冲层（3） - 空间区域（32）和高掺杂层的剩余部分，其中缓冲层（3）的掺杂分布从 高掺杂区域（36）的掺杂浓度与漂移层（2）的掺杂浓度。

公开(公告)号：WO2012099080A1

公开(公告)日：2012-07-26

申请号：PCT/JP2012/050760

申请日：2012-01-16

Applicant: 富士電機株式会社 ,  中澤 治雄

Inventor： 中澤　治雄

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/76 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/66325 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/268 ,  H01L21/324 ,  H01L21/76237 ,  H01L29/0661 ,  H01L29/36 ,  H01L29/7395

Abstract: 　逆阻止型半導体素子の製造方法であって、テーパー溝を形成し、裏面とテーパー溝へのイオン注入後、炉アニール処理およびレーザーアニール処理をおこなうことにより、裏面コレクタ層およびテーパー溝の側辺面に分離層（４）を形成するようにした。これにより、テーパー溝を形成し、その側辺面にイオン注入とアニール処理により形成した拡散層を、逆耐圧ｐｎ接合の終端を湾曲させて表面に延在させるための分離層（４）とする製造工程を有する製造方法であっても、逆耐圧の確保と逆バイアス時のリーク電流の低減とを可能にする。

Abstract translation: 本发明是一种形成锥形通道的反向阻挡半导体元件的制造方法。 形成后表面集电体层，并且通过在后表面和锥形沟道中离子注入之后的炉退火和激光退火在锥形通道的侧边缘表面上形成离散层（4）。 因此，即使在具有制造步骤的制造方法中，其中通过形成锥形通道形成的扩散层，在其侧边缘表面上进行离子注入和退火，形成为用于扭曲和延伸的离散层（4） 表面上的反向耐压pn结的端部边缘，可以确保反向电压电阻，并可以减少反向偏置漏电流。

公开(公告)号：WO2011056391A3

公开(公告)日：2011-08-04

申请号：PCT/US2010052989

申请日：2010-10-18

Applicant: IBM ,  PARK JAE-EUN ,  WANG XINLIN ,  CHEN XIANGDONG

Inventor： PARK JAE-EUN ,  WANG XINLIN ,  CHEN XIANGDONG

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7394 ,  H01L29/66325

Abstract: A method of forming a semiconductor device 100 having an asymmetrical source and drain. In one embodiment, the method includes forming a gate structure 15 on a first portion of the substrate 5 having a well 35 of a first conductivity. A source region 20 of a second conductivity and drain region 25 of the second conductivity is formed within the well 35 of the first conductivity in a portion of the substrate that is adjacent to the first portion of the substrate on which the gate structure is present. A doped region 30 of a second conductivity is formed within the drain region to provide an integrated bipolar transistor on a drain side of the semiconductor device, in which a collector is provided by the well of the first conductivity, the base is provided by the drain region of the second conductivity and the emitter is provided by the doped region of the second conductivity that is present in the drain region. A semiconductor device formed by the above-described method is also provided.

Abstract translation: 一种形成具有不对称源极和漏极的半导体器件100的方法。 在一个实施例中，该方法包括在具有第一导电性的阱35的基板5的第一部分上形成栅极结构15。 在基板的与存在栅极结构的第一部分相邻的部分中，在第一导电体的阱35内形成具有第二导电性的第二导电和漏极区域25的源极区域20。 在漏区内形成具有第二导电性的掺杂区域30，以在半导体器件的漏极侧提供集成的双极晶体管，其中集电极由第一导电性阱提供，基极由漏极 第二电导率的区域和发射极由存在于漏极区域中的第二导电性的掺杂区域提供。 还提供了通过上述方法形成的半导体器件。

公开(公告)号：WO2010116575A1

公开(公告)日：2010-10-14

申请号：PCT/JP2010/000043

申请日：2010-01-06

Applicant: 株式会社 東芝 ,  河野洋志 ,  四戸孝 ,  水上誠

Inventor： 河野洋志 ,  四戸孝 ,  水上誠

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/41 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L21/0465 ,  H01L21/0485 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/66325 ,  H01L29/66477 ,  H01L29/7393 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7813

Abstract: 　ＳｉＣを用いた微細化可能で、超低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供する。炭化珪素基板と、その第１の主面の第１導電型の第１の炭化珪素層と、この表面の第２導電型の第１の炭化珪素領域と、この表面の第１導電型の第２の炭化珪素領域と、その下部の第２導電型の第３の炭化珪素領域と、第２の炭化珪素領域を貫通し、第３の炭化珪素領域に達するトレンチと、ゲート絶縁膜と、ゲート電極と、ゲート電極を被覆する層間絶縁膜と、トレンチ側面の第２の炭化珪素領域上および層間絶縁膜上に形成されたＮｉ、Ｔｉ、Ｔａ、ＭｏおよびＷからなる群から選択される金属元素を含有する第１の電極と、トレンチ底部の第３の炭化珪素領域上および第１の電極上に形成されたＡｌを含有する第２の電極と、第２の電極上の第１の主電極と、炭化珪素基板の第２の主面に形成された第２の主電極と、を有する半導体装置。

Abstract translation: 使用可以更小型化的SiC的半导体器件具有超低导通电阻和优异的可靠性，以及制造半导体器件的方法。 半导体器件包括：碳化硅衬底; 提供在所述碳化硅衬底的第一主表面上的第一导电类型的第一碳化硅层; 设置在第一碳化硅层的表面上的第二导电类型的第一碳化硅区域; 设置在第一碳化硅区域的表面上的第一导电类型的第二碳化硅区域; 设置在第二碳化硅区域的下部的第二导电类型的第三碳化硅区域; 穿过第二碳化硅区并到达第三碳化硅区的沟槽; 栅极绝缘膜; 栅电极; 覆盖栅电极的层间绝缘膜; 第一电极，其形成在沟槽侧表面的第二碳化硅区域和层间绝缘膜上，并且含有选自Ni，Ti，Ta，Mo和W的金属元素; 第二电极，其形成在沟槽的底部的第三碳化硅区域和第一电极上并且包含Al; 设置在所述第二电极上的第一主电极; 以及形成在所述碳化硅衬底的第二主表面上的第二主电极。

公开(公告)号：WO0225700A3

公开(公告)日：2002-06-06

申请号：PCT/GB0104211

申请日：2001-09-20

Applicant: CAMBRIDGE SEMICONDUCTOR LTD

Inventor： UDREA FLORIN ,  AMARATUNGA GEHAN ANIL JOSEPH

IPC: H01L21/329 ,  H01L21/331 ,  H01L21/336 ,  H01L21/76 ,  H01L21/762 ,  H01L21/764 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088 ,  H01L29/06 ,  H01L29/08 ,  H01L29/12 ,  H01L29/20 ,  H01L29/24 ,  H01L29/32 ,  H01L29/423 ,  H01L29/739 ,  H01L29/78 ,  H01L29/786 ,  H01L29/861

CPC classification number: H01L29/7816 ,  H01L21/76289 ,  H01L21/764 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/083 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/42368 ,  H01L29/66325 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7394 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7801 ,  H01L29/7802 ,  H01L29/7812 ,  H01L29/7813 ,  H01L29/7824 ,  H01L29/7831 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A power semiconductor device (10) has an active region that includes a drift region (20). At least a portion of the drift region (20) is provided in a membrane )16) which has opposed top and bottom surfaces (15, 17). In one embodiment, the top surface (15) of the membrane (16) has electrical terminals connected directly or indirectly thereto to allow a voltage to be applied laterally across the drift region (20). In another embodiment, at least one electrical terminal is connected directly or indirectly to the top surface (15) and at least one electrical terminal is connected directly or indirectly to the bottom surface (17) to allow a voltage to be applied vertically across the drift region (20). In each of these embodiments, the bottom surface (17) of the membrane (16) does not have a semiconductor substrate positioned adjacent thereto.

Abstract translation: 功率半导体器件（10）具有包括漂移区（20）的有源区。 漂移区域（20）的至少一部分设置在具有相对的顶表面和底表面（15,17）的膜（16）中。 在一个实施例中，膜（16）的顶表面（15）具有直接或间接连接到其上的电端子，以允许跨越漂移区域（20）横向施加电压。 在另一个实施例中，至少一个电端子直接或间接地连接到顶表面（15），并且至少一个电端子直接或间接地连接到底表面（17），以允许垂直地施加电压跨越漂移 区域（20）。 在这些实施例的每一个中，膜（16）的底表面（17）不具有与其相邻定位的半导体衬底。

公开(公告)号：WO2014015821A1

公开(公告)日：2014-01-30

申请号：PCT/CN2013/080150

申请日：2013-07-25

Applicant: 无锡华润上华半导体有限公司

Inventor： 芮强 ,  张硕 ,  王根毅 ,  邓小社

IPC: H01L21/331 ,  H01L21/3105 ,  H01L21/04

CPC classification number: H01L21/31116 ,  H01L21/32105 ,  H01L21/32137 ,  H01L29/66325 ,  H01L29/66333

Abstract: 一种具有场终止结构（10）的IGBT背面多晶硅保护层（12）的去除方法。该方法包括热氧化在该IGBT背面的多晶硅保护层（12）直到氧化终止于位于该多晶硅保护层（12）之上的栅氧层（11）以形成二氧化硅层（13），以及利用干法刻蚀去除所形成的二氧化硅层（13）以及栅氧层（11）。该保护层去除方法更易于控制。

公开(公告)号：WO2013166927A1

公开(公告)日：2013-11-14

申请号：PCT/CN2013/074876

申请日：2013-04-27

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  詹瞻 ,  邱颖鑫 ,  王阳元

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L29/66977 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/66325 ,  H01L29/7391

Abstract: 一种隧穿场效应晶体管及其制备方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管是：对于N型晶体管，掺杂源区在N - 掺杂的基础上，在靠近控制栅（3）边缘的一侧又注入P + ，使得该注入部分原有的N - 掺杂完全被补偿为P + ；对于P型晶体管，掺杂源区在P - 掺杂的基础上，在靠近控制栅（3）边缘的一侧又注入N + ，使得该注入部分原有的P - 掺杂完全被步长为N + 。所述隧穿场效应晶体管的器件结构采用源区两次不同浓度的掺杂注入，有效地结合了MOSFET导通电流大的特征，提高了器件的开态电流，且自适应地实现了该器件MOSFET和TFET部分的阈值调节。

公开(公告)号：WO2013018760A1

公开(公告)日：2013-02-07

申请号：PCT/JP2012/069336

申请日：2012-07-30

Applicant: ローム株式会社 ,  明田 正俊 ,  中野 佑紀

Inventor： 明田　正俊 ,  中野　佑紀

IPC: H01L29/739 ,  H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/12 ,  H01L29/41 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L27/0716 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02634 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/30604 ,  H01L21/8213 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/49844 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/072 ,  H01L25/18 ,  H01L25/50 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/0865 ,  H01L29/1004 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/41766 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66325 ,  H01L29/66333 ,  H01L29/66666 ,  H01L29/66712 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7805 ,  H01L29/7827 ,  H01L29/872 ,  H01L2224/02166 ,  H01L2224/04026 ,  H01L2224/04042 ,  H01L2224/05018 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05552 ,  H01L2224/05557 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/06181 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10155 ,  H01L2924/10158 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H02P27/06 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 　本発明の半導体装置は、ＳｉＣ半導体層と、前記ＳｉＣ半導体層の裏面側に露出するように形成された第１導電型のコレクタ領域と、前記コレクタ領域に接するように形成された第２導電型のベース領域と、前記ベース領域に接するように形成された第１導電型のチャネル領域と、前記チャネル領域に接するように形成され、前記ＳｉＣ半導体層の前記表面の一部を形成する第２導電型のエミッタ領域と、前記コレクタ領域に接続されたコレクタ電極と、前記エミッタ領域に接続されたエミッタ電極とを含むＳｉＣ－ＩＧＢＴが形成された半導体チップと、前記エミッタ電極に電気的に接続された第２導電型のソース領域と、前記コレクタ電極に電気的に接続された第２導電型のドレイン領域とを含み、前記ＳｉＣ－ＩＧＢＴに対して並列に接続されたＭＯＳＦＥＴとを含む。

Abstract translation: 该半导体器件包括其上形成有SiC-IGBT的半导体芯片，所述SiC-IGBT具有：SiC半导体层; 形成为从SiC半导体层的背面侧露出的第一导电类型的集电极区域; 形成为与集电区域接触的第二导电类型的基极区域; 所述第一导电类型的沟道区域形成为与所述基极区域接触; 所述第二导电类型的发射极区域形成为与所述沟道区域接触并且形成所述SiC半导体层的表面的一部分; 与集电极区域连接的集电极; 以及连接到发射极区域的发射极。 半导体器件还包括与SiC-IGBT并联连接的MOSFET，其具有：与发射电极电连接的第二导电类型的源极区域; 以及与集电极电连接的第二导电类型的漏极区域。

公开(公告)号：WO2011065094A1

公开(公告)日：2011-06-03

申请号：PCT/JP2010/065498

申请日：2010-09-09

Applicant: 株式会社日本製鋼所 ,  工藤 利雄 ,  小林 直之 ,  佐野 一也 ,  清野 俊明 ,  豊田 充啓

Inventor： 工藤　利雄 ,  小林　直之 ,  佐野　一也 ,  清野　俊明 ,  豊田　充啓

IPC: H01L21/268 ,  H01L21/265

CPC classification number: H01L21/268 ,  B23K26/0066 ,  H01L21/2636 ,  H01L21/324 ,  H01L29/0834 ,  H01L29/66325 ,  H01L29/66333 ,  H01L29/7395

Abstract: 　熱容量の大きな厚いシリコンウエハなどの基板において不純物の活性化処理などの熱処理をレーザアニールにより効果的に行うことを可能にする。　基板３０表面を熱処理するレーザアニール装置１であって、立ち上がり時間が緩やかでパルス幅の長いパルスレーザを発生するパルス発振レーザ光源１０と、アニールをアシストする近赤外レーザを発生する連続発振レーザ光源２０と、前記２種類のレーザのビーム１５、２５をそれぞれ整形して前記基板３０表面に照射するべく導く光学系１２、２２と、前記基板３０と前記レーザビーム１５、２５を相対的に移動させて前記２種類のレーザビームの複合照射の走査を可能にする移動装置３を備え、光侵入長と熱拡散長を十分に確保して熱容量の大きな厚い半導体基板における不純物を深くまで活性化できる。

Abstract translation: 所公开的激光退火装置和激光退火方法使得可以通过在具有大的热容的厚硅片的基板中通过激光退火有效地进行诸如活化处理的杂质的热处理。 一种用于对衬底（30）的表面进行热处理的激光退火装置（1）设置有：脉冲振荡激光源（10），其产生具有长脉冲宽度和缓慢上升时间的脉冲激光; 产生近红外激光以辅助退火的连续振荡激光源（20）; 光学系统（12,22），其形成上述两种激光束（15,25），并引导所述光束以照射前述基板（30）的表面; 以及相对于彼此移动上述基板（30）和上述激光束（15,25）的移动装置（3），以允许通过上述两种激光束的复合照射进行扫描。 激光退火装置（1）确保足够的光穿透深度和热扩散深度，并能够以大的热容量深入地激活厚半导体衬底中的杂质。