公开(公告)号：WO2004040668A2

公开(公告)日：2004-05-13

申请号：PCT/DE2003/003612

申请日：2003-10-30

Applicant: INFINEON TECHNOLOGIES AG ,  GRAHAM, Andrew ,  HOFMANN, Franz ,  HÖNLEIN, Wolfgang ,  KRETZ, Johannes ,  KREUPL, Franz ,  LANDGRAF, Erhard ,  LUYKEN, Richard, Johannes ,  RÖSNER, Wolfgang ,  SCHULZ, Thomas ,  SPECHT, Michael

Inventor： GRAHAM, Andrew ,  HOFMANN, Franz ,  HÖNLEIN, Wolfgang ,  KRETZ, Johannes ,  KREUPL, Franz ,  LANDGRAF, Erhard ,  LUYKEN, Richard, Johannes ,  RÖSNER, Wolfgang ,  SCHULZ, Thomas ,  SPECHT, Michael

IPC: H01L51/20

CPC classification number: G11C13/025 ,  B82Y10/00 ,  G11C2213/17 ,  H01L27/283 ,  H01L51/0048 ,  H01L51/0052 ,  H01L51/0512

Abstract: Die Erfindung betrifft eine Feldeffekttransistor-Anordnung und ein Schaltkreis-Array. Die Feldeffekttransistor-Anordnung enthält ein Substrat, eine erste Verdrahtungsebene mit einem ersten Source-/Drain-Bereich auf dem Substrat und eine zweite Verdrahtungsebene mit einem zweiten Source-/Drain-Bereich über der ersten Verdrahtungsebene. Ferner enthält die Feldeffekttransistor-Anordnung mindestens ein vertikales Nanoelement als Kanal-Bereich, das zwischen den Verdrahtungsebenen angeordnet und mit beiden gekoppelt ist. Das Nanoelement ist zumindest teilweise von elektrisch leitfähigem Material als Gate-Bereich umgeben, wobei elektrisch isolierendes Material als Gate-isolierende Schicht zwischen dem Nanoelement und dem elektrisch leitfähigen Material vorgesehen ist.

Abstract translation: 本发明涉及一种场效应晶体管装置和电路阵列。 所述场效应晶体管器件包括衬底，其具有第一源的第一布线层中的基板和第二布线层上/漏极区与第二源极/漏极区域在所述第一布线电平。 此外，场效应晶体管装置包括至少一个垂直nanoelement作为设置在布线层之间，并耦合到沟道区。 纳米元件至少部分地由导电材料包围的栅极区域，所述电绝缘材料作为纳米元件和所述导电材料之间的栅绝缘层提供。

公开(公告)号：WO2004023557A2

公开(公告)日：2004-03-18

申请号：PCT/EP2003/009296

申请日：2003-08-21

Applicant: INFINEON TECHNOLOGIES AG ,  HOFMANN, Franz ,  LANDGRAF, Erhard ,  LUYKEN, Richard, Johannes ,  SCHULZ, Thomas ,  SPECHT, Michael

Inventor： HOFMANN, Franz ,  LANDGRAF, Erhard ,  LUYKEN, Richard, Johannes ,  SCHULZ, Thomas ,  SPECHT, Michael

IPC: H01L27/115

CPC classification number: H01L29/7926 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/792 ,  H01L29/7923

Abstract: Die Erfindung betrifft einen Halbleiterspeicher mit einer Vielzahl von Speicherzellen, wobei jede der Speicherzellen vier vertikale Speichertransistoren mit Trapping-Schichten umfaßt. Die höheren Kontaktbereiche sind in einer sich schräg zu den Zeilen und Spalten des Zellenfeldes erstreckenden höheren Halbleiterbereichen ausgebildet, wobei die Gateelektrode vorzugsweise an den Stufenseitenflächen des höheren Halbleiterbereichs geführt wird. Eine Speicherdichte von 1-2F 2 pro Bit ist so erzielbar.

Abstract translation: 本发明涉及一种具有多个存储器单元的半导体存储器，每个所述存储器单元包括与存储器捕集层四个垂直晶体管。 在倾斜于延伸更高半导体区域中的单元阵列的行和列形成在较高的接触区，所述栅极电极优选在较高的半导体区域的工序侧区域进行。 1-2F <2>的每比特的存储密度是可以实现的。

公开(公告)号：WO2003100841A3

公开(公告)日：2003-12-04

申请号：PCT/DE2003/001699

申请日：2003-05-26

Applicant: INFINEON TECHNOLOGIES AG ,  HOFMANN, Franz ,  LUYKEN, Richard, Johannes ,  SPECHT, Michael

Inventor： HOFMANN, Franz ,  LUYKEN, Richard, Johannes ,  SPECHT, Michael

IPC: H01L21/28

Abstract: Die Erfindung betrifft ein Verfahren zum Herstellen einer Speicherzelle, eine Speicherzelle und eine Speicherzellen-Anordnung. Bei dem Verfahren zum Herstellen einer Speicherzelle wird auf einem Hilfs-Substrat eine erste Gate-isolierende Schicht ausgebildet und ein Floating-Gate auf der ersten Gate-isolierenden Schicht ausgebildet. Ferner wird eine elektrisch isolierende Schicht auf dem Floating-Gate ausgebildet und eine Speicher-Gateelektrode auf der elektrisch isolierenden Schicht ausgebildet. Ein Substrat wird an der Speicher-Gateelektrode befestigt, und das Hilfs-Substrat wird teilweise entfernt. Eine zweite Gate-isolierende Schicht wird auf einem Teil einer freiliegenden Oberfläche des Hilfs-Substrats ausgebildet und eine Lese-Gateelektrode wird auf der zweiten Gate-isolierenden Schicht ausgebildet. Auf einem freiliegenden Oberflächenbereich des verbleibenden Materials des Hilfs-Substrats werden zwei Source-/Drain-Bereiche zwischen einem Kanal-Bereich ausgebildet derart, dass der Kanal-Bereich mit dem Floating-Gate und mit der Lese-Gateelektrode jeweils zumindest teilweise lateral überlappt.

公开(公告)号：WO03088310A2

公开(公告)日：2003-10-23

申请号：PCT/DE0301281

申请日：2003-04-16

Applicant: INFINEON TECHNOLOGIES AG ,  HOFMANN FRANZ ,  LUYKEN RICHARD JOHANNES ,  ROESNER WOLFGANG ,  SPECHT MICHAEL ,  STAEDELE MARTIN

Inventor： HOFMANN FRANZ ,  LUYKEN RICHARD JOHANNES ,  ROESNER WOLFGANG ,  SPECHT MICHAEL ,  STAEDELE MARTIN

IPC: H01L29/06 ,  H01L21/02 ,  H01L21/20 ,  H01L21/265 ,  H01L21/336 ,  H01L21/762 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088 ,  H01L27/12 ,  H01L29/786 ,  H01L

CPC classification number: H01L21/76262 ,  H01L21/76251

Abstract: The invention relates to a substrate (600) which is provided with a support layer (501). An insulator layer (502) is applied to the support layer (501), comprising at least two areas having respectively different thicknesses. A semi-conductor layer (303) having an FD-area (304) and a PD-area (305) is applied to the surface of the insulating layer (502), comprising a planar surface. The planar surface is the surface which is opposite the insulating layer (502).

Abstract translation: 本发明提供一种基板（600），其包括载体层（501）。 其中的绝缘层（502）被施加，包括各自具有不同厚度的至少两个区域的载体层（501）上。 在绝缘体层的表面（502）是与FD区域（304）和PD区域（305）的半导体层（303）被施加，其具有平坦表面，所述平坦表面与所述表面的绝缘体层（502） 对面。

公开(公告)号：WO2003049195A1

公开(公告)日：2003-06-12

申请号：PCT/DE2002/003999

申请日：2002-10-23

Applicant: INFINEON TECHNOLOGIES AG ,  SPECHT, Michael ,  STÄDELE, Martin ,  RÖSNER, Wolfgang

Inventor： SPECHT, Michael ,  STÄDELE, Martin ,  RÖSNER, Wolfgang

IPC: H01L29/788

CPC classification number: H01L29/7881 ,  H01L29/155 ,  H01L29/42324

Abstract: Die Erfindung betrifft eine Schicht-Anordnung und ein Verfahren zum Betreiben einer Schicht-Anordnung als Datenspeicher. Die Schicht-Anordnung weist auf eine zwischen einem ersten und einem zweiten Elektroden-Bereich angeordnete Schichtstruktur mit einer auf dem ersten Elektroden-Bereich angeordneten elektrisch isolierenden Schicht, einer Mehrzahl von Potentialtopf-Schichten mit jeweils mindestens einem Energieniveau, wobei jede Potentialtopf-Schicht beidseitig von einer Tunnel-Schicht bedeckt ist und eine Ladungsspeicher-Schicht zwischen der elektrisch isolierenden Schicht und den Potentialtopf-Schichten. Die Potentialtopf-Schichten sind derart eingerichtet, dass deren Energieniveaus in Abwesenheit einer elektrischen Spannung zwischen dem ersten Elektroden-Bereich und dem zweiten Elektroden-Bereich derart gegeneinander verschoben sind, dass die Potentialtopf-Schichten elektrisch isolierend sind, und dass deren Energieniveaus bei einer angelegten vorgegebenen elektrischen Spannung zwischen dem ersten Elektroden-Bereich und dem zweiten Elektroden-Bereich derart verschoben sind, dass die Potentialtopf-Schichten elektrisch leitfähig sind.

Abstract translation: 本发明涉及一种层排列和用于操作用于数据存储的层结构的方法。 层组件包括设置在第一和第二电极区域的层结构之间具有设置在第一电极部分上的两侧的电绝缘层，多个量子阱层的每一个具有至少一个能量水平，其中，每个量子阱层的装置 隧穿层被覆盖和电绝缘层和量子阱层之间的电荷存储层。 量子阱层被构造成使得在不存在所述第一电极区域和第二电极部分之间的电电压的能量水平被以这样的方式彼此抵靠，所述量子阱层是电绝缘的偏移，并且该指定他们的能量水平在所施加的 第一电极区域和第二电极部分之间的电电压被偏移，使得所述量子阱层是导电的。

公开(公告)号：WO2003026014A1

公开(公告)日：2003-03-27

申请号：PCT/DE2002/003220

申请日：2002-09-02

Applicant: INFINEON TECHNOLOGIES AG ,  SPECHT, Michael ,  HOFMANN, Franz

Inventor： SPECHT, Michael ,  HOFMANN, Franz

IPC: H01L27/115

CPC classification number: H01L29/513 ,  G11C16/0416 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/7883

Abstract: Ein Halbleiterspeicherelement (200) weist ein Substrat auf, in welchem ein Source- (201) und ein Drain-Bereich (202) ausgebildet sind, ein von dem Substrat elektrisch isoliertes Floating Gate (203), eine Tunnelbarrieren-Anordnung (204), über die ein Auf- oder Entladen des Floating Gates (203) durchführbar ist, wobei durch Auf- oder Entladen des Floating Gates (203) die Leitfähigkeit eines Kanals zwischen Source- (201) und Drain-Bereich (202) veränderbar ist, und Mittel zum Steuern der Ladungstransmission der Tunnelbarrieren-Anordnung, welche eine mit dem Source-Bereich elektrisch leitend verbundene Sourceleitung (213) aufweisen.

Abstract translation: 一种半导体存储元件（200）包括在其中一个源（201）和漏极区域（202）形成，一个从基板浮置栅极（203），隧道势垒组件（204）电绝缘的基板，通过 其中充电或放电的浮栅（203）中进行，其特征在于，通过充电或放电浮置栅极（203），源极（201）之间的沟道的导电性和漏极区（202）是可变的，以及用于 控制组件，它具有一个导电连接到所述源极线（213）的源极区域中的隧道势垒的电荷传输。

公开(公告)号：WO2011076315A2

公开(公告)日：2011-06-30

申请号：PCT/EP2010/006877

申请日：2010-11-11

Applicant: SOLAR FUEL GMBH ,  ZUBERBÜHLER, Ulrich ,  STÜRMER, Bernd ,  FRICK, Volkmar ,  SPECHT, Michael ,  BUXBAUM, Martin

Inventor： ZUBERBÜHLER, Ulrich ,  STÜRMER, Bernd ,  FRICK, Volkmar ,  SPECHT, Michael ,  BUXBAUM, Martin

CPC classification number: B01J19/0006 ,  B01J8/001 ,  B01J8/067 ,  B01J19/249 ,  B01J2208/00256 ,  B01J2208/00274 ,  B01J2208/025 ,  B01J2219/0004 ,  B01J2219/0006 ,  B01J2219/00063 ,  B01J2219/00065 ,  B01J2219/00108 ,  B01J2219/00162 ,  B01J2219/00202 ,  B01J2219/00213 ,  B01J2219/00231 ,  B01J2219/00236 ,  B01J2219/00238 ,  B01J2219/0024 ,  C07C1/12 ,  C10L3/08 ,  C07C9/04

Abstract: Verfahren zur Herstellung eines methanreichen Produktgases, bei dem man ein Wasserstoff und Kohlendioxid enthaltendes Eduktgas unter Einfluss wenigstens eines ein stellbaren Parameters in wenigstens zwei Stufen katalytisch methanisiert und wenigstens ein die Zusammensetzung des Produktgases betreffendes Kriterium überwacht, wobei das Kriterium unter einer das Verfahren beeinflussenden Bedingung erfüllt ist, wobei man bei einer Änderung der Bedingung eine die Erfüllung des Kriteriums wahrende Änderung der Einstellung des Parameters vornimmt.

Abstract translation:

用于产生富含甲烷的产物气体，其中催化甲烷化在至少两个阶段的至少一个可调节的参数中的一个和监测的产物气体影响标准导航用途中的至少一个的组合物的影响下含有进料气体的氢和二氧化碳的方法， 其中下一个过程影响条件ERF导航使用的判据是瀑布，在一个女孩的条件的ERF导航使用的变化被进行;所述标准真端BEAR改变参数的设置的设置搜索克使得。

公开(公告)号：WO2005006429A1

公开(公告)日：2005-01-20

申请号：PCT/EP2004/051004

申请日：2004-06-02

Applicant: INFINEON TECHNOLOGIES AG ,  HOFMANN, Franz ,  LUYKEN, Richard Johannes ,  RÖSNER, Wolfgang ,  SPECHT, Michael

Inventor： HOFMANN, Franz ,  LUYKEN, Richard Johannes ,  RÖSNER, Wolfgang ,  SPECHT, Michael

IPC: H01L21/60

CPC classification number: H01L29/41783 ,  H01L21/28518 ,  H01L29/41725 ,  H01L29/665 ,  H01L29/78 ,  Y10S438/964

Abstract: Auf einem Substrat wird im Kontaktbereich eine halbleitende Materiallage (84) und darauf eine metallische oder Metall enthaltende Schicht (102) aufgebracht, so dass in einem Übergangsbereich (210) Teile der halbleitenden Materiallage (84) von Teilen der Schicht (102) mehrfach durchdrungen werden. Durch diese Massnahme verringert sich der Kontaktwiderstand erheblich.

Abstract translation: 上的基板，半导电材料层（84）和其上的金属或含金属的层（102）在接触区域中被施加，使得在过渡区域（210），该层的部分的半导体材料层（84）的部分（102）穿透几次 ， 通过这种措施，接触电阻显着降低。

公开(公告)号：WO2004040644A3

公开(公告)日：2004-08-12

申请号：PCT/DE0303589

申请日：2003-10-29

Applicant: INFINEON TECHNOLOGIES AG ,  GRAHAM ANDREW ,  HOFMANN FRANZ ,  HOENLEIN WOLFGANG ,  KRETZ JOHANNES ,  KREUPL FRANZ ,  LANDGRAF ERHARD ,  LUYKEN RICHARD JOHANNES ,  ROESNER WOLFGANG ,  SCHULZ THOMAS ,  SPECHT MICHAEL

Inventor： GRAHAM ANDREW ,  HOFMANN FRANZ ,  HOENLEIN WOLFGANG ,  KRETZ JOHANNES ,  KREUPL FRANZ ,  LANDGRAF ERHARD ,  LUYKEN RICHARD JOHANNES ,  ROESNER WOLFGANG ,  SCHULZ THOMAS ,  SPECHT MICHAEL

IPC: G11C13/02 ,  H01L21/8242 ,  H01L27/108 ,  H01L51/00 ,  H01L51/05 ,  H01L51/30 ,  H01L21/8239 ,  H01L51/20

CPC classification number: G11C13/025 ,  B82Y10/00 ,  G11C13/0033 ,  G11C2213/16 ,  H01L27/10841 ,  H01L27/10864 ,  H01L27/10876 ,  H01L27/283 ,  H01L51/0048 ,  H01L51/0052 ,  H01L51/0512 ,  H01L51/057

Abstract: The invention relates to a memory cell, memory cell arrangement, structuring arrangement and method for production of a memory cell. The memory cell has a vertical gate transistor and a memory capacitor, whereby the vertical gate transistor comprises a semiconducting nanostructure, grown on at least part of the memory capacitor.

Abstract translation: 本发明涉及一种存储器单元，存储器单元阵列，纹理化装置和一种用于制造存储器单元的方法。 该存储单元有一个垂直的开关晶体管和存储电容器，所述具有半导体纳米结构垂直开关晶体管上生长至少存储电容器的一部分。

公开(公告)号：WO2004059738A1

公开(公告)日：2004-07-15

申请号：PCT/EP2003/014473

申请日：2003-12-18

Applicant: INFINEON TECHNOLOGIES AG ,  DREESKORNFELD, Lars ,  HARTWICH, Jessica ,  HOFMANN, Franz ,  KRETZ, Johannes ,  SPECHT, Michael

Inventor： DREESKORNFELD, Lars ,  HARTWICH, Jessica ,  HOFMANN, Franz ,  KRETZ, Johannes ,  SPECHT, Michael

IPC: H01L27/115

CPC classification number: H01L29/42384 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/66795 ,  H01L29/66833 ,  H01L29/785 ,  H01L29/792

Abstract: Die Erfindung betrifft eine Fin-Feldeffekttransistor-Speicherzelle (200), eine Fin-Feldeffekttransistor-Speicherzellen-Anordnung und ein Verfahren zum Herstellen einer Fin-Feldeffekttransistor-Speicherzelle. Die Fin-Feldeffekttransistor-Speicherzelle enthält einen ersten (201) und einen zweiten (202) Source-/Drain-Bereich sowie einen Gate-Bereich. Ferner weist die Speicherzelle eine den Kanal-Bereich aufweisende Halbleiter-Finne (204) zwischen dem ersten und dem zweiten Source-/Drain-Bereich auf. Darüber hinaus ist eine Ladungsspeicherschicht (207, 208) bereitgestellt, die zumindest teilweise auf dem Gate-Bereich angeordnet ist. Ein Wortleitungs-Bereich (205, 206) ist auf zumindest einem Teil der Ladungsspeicherschicht angeordnet. Die Ladungsspeicherschicht ist derart eingerichtet, dass mittels Anlegens vorgebbarer elektrischer Potentiale an die Fin-Feldeffekttransistor-Speicherzelle in die Ladungsspeicherschicht elektrische Ladungsträger selektiv einbringbar oder daraus entfernbar sind.

Abstract translation: 本发明涉及一种鳍式场效应晶体管存储器单元（200），鳍式场效应晶体管存储器单元装置和用于制造鳍式场效应晶体管存储器单元的方法。 所述鳍式场效应晶体管存储器单元包括：第一（201）和第二（202）源极/漏极区和栅极区。 此外，所述存储器单元包括具有第一和第二源极/漏极区域之间的半导体鳍片（204）的沟道区。 此外，电荷存储层（207，208）被设置为至少部分地布置在所述栅极区。 字线区域（205，206）设置在所述电荷存储层的至少一部分。 电荷存储层被设置为使得，通过施加预定的电势被选择性地引入或可拆卸地连接到在所述电荷存储层的电荷载流子的鳍式场效应晶体管存储器单元的装置。