公开(公告)号：WO2017171817A1

公开(公告)日：2017-10-05

申请号：PCT/US2016/025420

申请日：2016-03-31

Applicant: INTEL CORPORATION

Inventor： MAYS, Ebony L. ,  LUCE, Jeanne L. ,  MALLON, Elizabeth

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/76224 ,  H01L21/02211 ,  H01L21/0228 ,  H01L21/02356 ,  H01L29/78 ,  H01L29/7851

Abstract: An embodiment includes a semiconductor apparatus comprising: a trench with an aspect ratio of at least 7:1 (height: width); and a dielectric included in the trench; wherein the dielectric: (a) includes carbon and at least one of silicon nitride and silicon carbide, and (b) does not include an oxide. Other embodiments are described herein.

Abstract translation: 一个实施例包括一种半导体装置，其包括：具有至少7：1（高度：宽度）的纵横比的沟槽; 和包含在沟槽中的电介质; 其中所述电介质：（a）包括碳和氮化硅和碳化硅中的至少一种，并且（b）不包括氧化物。 这里描述了其他实施例。

公开(公告)号：WO2017008293A1

公开(公告)日：2017-01-19

申请号：PCT/CN2015/084198

申请日：2015-07-16

Applicant: 中国科学院微电子研究所

Inventor： 王盛凯 ,  刘洪刚 ,  孙兵 ,  常虎东

IPC: H01L29/51 ,  H01L21/28 ,  H01L21/285

CPC classification number: H01L29/408 ,  H01L21/02178 ,  H01L21/02192 ,  H01L21/0228 ,  H01L21/02301 ,  H01L21/02356 ,  H01L21/28 ,  H01L21/28264 ,  H01L21/285 ,  H01L29/20 ,  H01L29/42364 ,  H01L29/513 ,  H01L29/517

Abstract: 一种应用于III-V族衬底的复合栅介质层（2）及其制作方法，该复合栅介质层（2）包括：形成于III-V族衬底（1）之上的Al x Y 2-x O 3 界面钝化层（23），以及形成于该Al x Y 2-x O 3 界面钝化层（23）之上的高介电绝缘层（24），其中1.2≤x≤1.9。该复合栅介质层（2）通过调整Al x Y 2-x O 3 界面钝化层（23）的Al/Y比例，改变了Al x Y 2-x O 3 界面钝化层（23）中的平均原子配位数，降低了III-V族衬底（1）界面态密度和边界陷阱密度，增加了MOS沟道迁移率；通过Al x Y 2-x O 3 界面钝化层（23）与高介电绝缘层（24）的配合，减小了栅漏电流，并提升了介质层的耐压能力，提高了III-V族衬底（1）MOS电容的质量和增强了其可靠性。

公开(公告)号：WO2013191228A1

公开(公告)日：2013-12-27

申请号：PCT/JP2013/066899

申请日：2013-06-13

Applicant: FUJIFILM CORPORATION

Inventor： KITAGAWA, Hirotaka ,  HATTORI, Akiko ,  ENOMOTO, Yuichiro

IPC: H01L21/027 ,  B29C59/02 ,  C08F8/00

CPC classification number: C08F220/32 ,  B29C59/005 ,  B29K2033/12 ,  C08F220/18 ,  C08F220/28 ,  C08F2220/281 ,  C08F2220/325 ,  G03F7/0002 ,  H01L21/02356

Abstract: Provided is the under layer film excellent in the surface planarity. An under layer film-forming composition for imprints comprising a (meth)acrylic resin (A) containing an ethylenic unsaturated group(P) and a nonionic hydrophilic group (Q), and having a weight average molecular weight of 1,000 or larger; and a solvent (B), the resin(A) having an acid value of smaller than 1.0 mmol/g, and an under layer film-forming composition for imprints comprising a (meth)acrylic resin (A2) containing an ethylenic unsaturated group (P), and containing, as a nonionic hydrophilic group (Q), a cyclic substituent (Q2) having a carbonyl group in the cyclic structure thereof, with a weight average molecular weight of 1,000 or larger; and a solvent (B).

Abstract translation: 底层膜的表面平坦性优异。 一种用于压印的底层成膜组合物，其包含含有烯属不饱和基团（P）和非离子亲水基团（Q）的（甲基）丙烯酸树脂（A），并且具有1,000或更大的重均分子量; 和溶剂（B），酸值小于1.0mmol / g的树脂（A）和包含含有烯属不饱和基团的（甲基）丙烯酸树脂（A2）的压印用底膜成膜组合物 P），并且在其环状结构中含有具有羰基的环状取代基（Q2）作为非离子亲水基团（Q），重均分子量为1000以上; 和溶剂（B）。

公开(公告)号：WO2006121336A1

公开(公告)日：2006-11-16

申请号：PCT/NO2006/000162

申请日：2006-05-02

Applicant: THIN FILM NEWCO ASA ,  JOHANSSON, Nicklas ,  XU, Haisheng ,  LEISTAD, Geirr, I.

Inventor： JOHANSSON, Nicklas ,  XU, Haisheng ,  LEISTAD, Geirr, I.

IPC: C08F14/22 ,  C23C14/12 ,  H01L21/312

CPC classification number: C23C14/12 ,  B05D1/60 ,  B05D2506/10 ,  C08F214/22 ,  H01L21/0212 ,  H01L21/02269 ,  H01L21/02356 ,  H01L21/28291 ,  H01L21/3127 ,  H01L27/285

Abstract: In a method for forming ferroelectric thin films of vinylidene fluoride oligomer or vinylidene fluoride co-oligomer, oligomer material is evaporated in vacuum chamber and deposited as a thin film on a substrate which is cooled to a temperature in a range determined by process parameters and physical properties of the deposited VDF oligomer or co-oligomer thin film. In an application of the method of the invention for fabricating ferroelectric memory cells or ferroelectric memory devices, a ferroelectric memory material is provided in the form of a thin film of VDF oligomer or VDF co-oligomer located between electrode structures. A ferroelectric memory cell or ferroelectric memory device fabricated in this manner has the memory material in the form of a thin film of VDF oligomer or VDF co-oligomer provided on at least one of first and second electrode structures, such that the thin film is provided on at least one of the electrode structures or between first and second electrode structures.

Abstract translation: 在形成偏二氟乙烯低聚物或偏二氟乙烯共聚低聚物的铁电薄膜的方法中，将低聚物材料在真空室中蒸发并沉积在基板上，该基板被冷却到由工艺参数和物理 沉积的VDF低聚物或共低聚物薄膜的性质。 在本发明的用于制造铁电存储器单元或铁电存储器件的方法的应用中，铁电存储器材料以位于电极结构之间的VDF低聚物或VDF共低聚物的薄膜形式提供。 以这种方式制造的铁电存储器单元或铁电存储器件具有设置在第一和第二电极结构中的至少一个上的VDF低聚物或VDF共同寡聚体薄膜形式的记忆材料，从而提供薄膜 在至少一个电极结构中或在第一和第二电极结构之间。

公开(公告)号：WO0207191A3

公开(公告)日：2002-04-18

申请号：PCT/US0121439

申请日：2001-07-06

Applicant: UNIVERSTY OF CALIFORNIA ,  WANG HUANTING ,  YAN YUSHAN ,  WANG ZHENGBAO

Inventor： YAN YUSHAN ,  WANG ZHENGBAO

IPC: C01B37/02 ,  H01L21/316 ,  H01L21/768 ,  C01B39/00

CPC classification number: H01L21/02126 ,  C01B37/02 ,  H01L21/02203 ,  H01L21/02216 ,  H01L21/02282 ,  H01L21/02337 ,  H01L21/02345 ,  H01L21/02356 ,  H01L21/31604 ,  H01L21/31695 ,  H01L21/76801 ,  H01L21/7682

Abstract: Thin films for use as dielectric in semiconductor and other devices are prepared from silica zeolites, preferably pure silica zeolites such as pure-silica MFI. The films have low k values, generally below about 2.7, ranging downwards to k values below 2.2. The films have relatively uniform pore distribution, good mechanical strength and adhesion, are relatively little affected by moisture, and are thermally stable. The films may be produced from a starting zeolite synthesis or precursor composition containing a silica source and an organic zeolite structure-directing agent such as a quaternary ammonium hydroxide. In one process the films are produced from the synthesis composition by in-situ crystallization on a substrate. In another process, the films are produced by spin-coating, either through production of a suspension of zeolite crystals followed by redispersion by in-situ crystallization or by using an excess of the alkanol produced in preparing the synthesis composition. Zeolite films having patterned surfaces may also be produced.

Abstract translation: 用作半导体和其他器件中的电介质的薄膜由二氧化硅沸石，优选纯二氧化硅沸石如纯二氧化硅MFI制备。 该膜具有低k值，通常低于约2.7，向下至k值低于2.2。 该膜具有相对均匀的孔分布，良好的机械强度和附着力，相对较少受潮湿影响，并且是热稳定的。 该膜可以由含有二氧化硅源和有机沸石结构定向剂如季铵氢氧化物的起始沸石合成或前体组合物制备。 在一个过程中，通过在基底上原位结晶从合成组合物制备膜。 在另一种方法中，通过旋涂生产膜，或者通过生产沸石晶体的悬浮液，然后通过原位结晶再分散或者通过使用制备合成组合物时产生的过量的链烷醇来制备。 具有图案化表面的沸石膜也可以被生产。

公开(公告)号：WO98038674A1

公开(公告)日：1998-09-03

申请号：PCT/US1998/002962

申请日：1998-02-26

IPC: C23C16/40 ,  C23C16/52 ,  H01L21/314 ,  H01L21/316 ,  H01L29/51 ,  H01L29/92 ,  H01L21/3205

CPC classification number: H01L21/02183 ,  C23C16/40 ,  C23C16/52 ,  H01L21/02274 ,  H01L21/02356 ,  H01L21/316 ,  H01L21/31691 ,  H01L28/40 ,  H01L29/516

Abstract: A method of forming a high dielectric oxide film conventionally formed using a post formation oxygen anneal to reduce the leakage current of such film includes forming a high dielectric oxide film on a surface. The high dielectric oxide film has a dielectric constant greater than about 4 and includes a plurality of oxygen vacancies present during the formation of the film. The high dielectric oxide film is exposed during the formation thereof to an amount of atomic oxygen sufficient for reducing the number of oxygen vacancies and eliminating the post formation oxygen anneal of the high dielectric oxide film. Further, the amount of atomic oxygen used in the formation method may be controlled as a function of the amount of oxygen incorporated into the high dielectric oxide film during the formation thereof or be controlled as a function of the concentration of atomic oxygen in a process chamber in which the high dielectric oxide film is being formed. An apparatus for forming the high dielectric oxide film is also described.

Abstract translation: 使用后形成氧退火形成常规形成的高电介质氧化膜以减少这种膜的漏电流的方法包括在表面上形成高介电氧化物膜。 高电介质氧化物膜具有大于约4的介电常数，并且在膜的形成期间包括存在的多个氧空位。 高电介质氧化物膜在其形成期间暴露于足以减少氧空位数并且消除高电介质氧化物膜的后形成氧退火的原子氧量。 另外，形成方法中使用的原子氧的量可以作为在形成高电介质氧化膜期间掺入的氧的量的函数而被控制，或者作为处理室中的原子氧浓度的函数来控制 其中形成高电介质氧化膜。 还描述了用于形成高电介质氧化物膜的装置。

公开(公告)号：WO2016209379A1

公开(公告)日：2016-12-29

申请号：PCT/US2016/031331

申请日：2016-05-06

Applicant: SANDISK TECHNOLOGIES LLC

Inventor： SHARANGPANI, Rahul ,  KOKA, Sateesh ,  MAKALA, Raghuveer S. ,  RANGANATHAN, Srikanth ,  JUANITAS, Mark ,  ALSMEIER, Johann

IPC: H01L21/28 ,  H01L27/115

CPC classification number: H01L27/11582 ,  H01L21/02178 ,  H01L21/0228 ,  H01L21/02299 ,  H01L21/02321 ,  H01L21/02356 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31155 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L29/7883

Abstract: A method of manufacturing a semiconductor structure includes forming a stack of alternating layers comprising insulating layers and spacer material layers over a semiconductor substrate, forming a memory opening through the stack, forming an aluminum oxide layer having a horizontal portion at a bottom of the memory opening and a vertical portion at least over a sidewall of the memory opening, where the horizontal portion differs from the vertical portion by at least one of structure or composition, and selectively etching the horizontal portion selective to the vertical portion.

Abstract translation: 一种制造半导体结构的方法包括在半导体衬底上形成包括绝缘层和隔离材料层的交替层叠，形成通过堆叠的存储器开口，形成在存储器开口底部具有水平部分的氧化铝层 以及至少在存储器开口的侧壁上的垂直部分，其中水平部分与竖直部分不同于结构或组成中的至少一个，并且选择性地蚀刻对垂直部分有选择性的水平部分。

公开(公告)号：WO2013150812A1

公开(公告)日：2013-10-10

申请号：PCT/JP2013/051846

申请日：2013-01-29

Applicant: 株式会社ユーテック ,  木島 健 ,  本多 祐二 ,  白土 武

Inventor： 木島　健 ,  本多　祐二 ,  白土　武

IPC: C30B1/02 ,  C30B29/22 ,  C30B29/32 ,  H01L21/316 ,  H01L21/8246 ,  H01L27/105 ,  H01L41/18 ,  H01L41/22 ,  H01L41/39

CPC classification number: C30B5/00 ,  C30B29/22 ,  C30B29/32 ,  H01L21/02197 ,  H01L21/02282 ,  H01L21/02323 ,  H01L21/02337 ,  H01L21/02356 ,  H01L41/1876 ,  H01L41/318

Abstract: 【課題】ゾルゲル法を用いて作製しても単一配向性または優先配向性が高い強誘電体膜の製造装置及び強誘電体膜の製造方法を提供する。 【解決手段】本発明の一態様は、基板上に強誘電体材料を含むアモルファス膜１６をゾルゲル法により形成し、アモルファス膜１６に種結晶部材１３を接触させながら酸素雰囲気で加熱することにより、アモルファス膜１６を酸化して結晶化することで強誘電体膜を形成し、種結晶部材１３を前記強誘電体膜から離すことを特徴とする強誘電体膜の製造方法である。

Abstract translation: 为了提供铁电体膜的制造装置和铁电体膜的制造方法，即使使用溶胶 - 凝胶法形成铁电体膜，铁电体膜也具有高的单取向性或高取向性。 [解决方案]本发明的一个实施方案是一种制造铁电体膜的方法，其特征在于：使用溶胶 - 凝胶法在基板上形成含有铁电体的非晶质膜（16） 通过在具有与非晶膜（16）接触的晶种构件（13）的同时通过在氧气氛中加热非晶膜（16）来使非晶膜（16）氧化和结晶而形成铁电膜。 然后将晶种构件（13）与铁电体膜分离。

公开(公告)号：WO2012133433A1

公开(公告)日：2012-10-04

申请号：PCT/JP2012/057971

申请日：2012-03-27

Applicant: 独立行政法人産業技術総合研究所 ,  森田 行則

Inventor： 森田　行則

IPC: H01L29/78 ,  H01L21/316

CPC classification number: H01L21/0228 ,  H01L21/02181 ,  H01L21/02356 ,  H01L21/28185 ,  H01L21/28194 ,  H01L29/517

Abstract: 　ＨｆＯ ２ 層をゲート絶縁膜とするゲート絶縁膜の形成方法において、界面にＳｉＯ ２ 層が形成されない、極薄の等価酸化膜厚を持ったhigher-kのゲートスタックを実現する。　シリコン基板（１）上にＨｆＯ ２ 層（２）を原子層成長法により形成する工程と、ＨｆＯ ２ 層（２）上に酸素吸収効果のある酸素制御金属層（３）を形成する工程と、ＨｆＯ ２ 層（２）が結晶化する温度に加熱する熱処理をする工程と含むゲート絶縁膜の形成方法である。熱処理工程より前に、ＨｆＯ ２ 層（２）中に含まれる結晶成長核の量を制御する。

Abstract translation: 在将HfO 2层形成为栅极绝缘膜的栅极绝缘膜的形成方法中，在界面处没有形成SiO 2层，实现了具有极小的等效氧化膜厚度的高k栅极堆叠。 栅极绝缘膜的形成方法包括通过原子层生长法在硅衬底（1）上形成HfO 2层（2）的步骤，用于形成具有氧吸收效应的氧控制金属层（3）的步骤 在HfO 2层（2）上，以及将HfO 2层（2）加热至结晶温度的热处理步骤。 在热处理步骤之前，控制HfO 2层（2）中的晶体生长核的量。

公开(公告)号：WO2010141668A2

公开(公告)日：2010-12-09

申请号：PCT/US2010/037184

申请日：2010-06-03

Applicant: INTERMOLECULAR, INC. ,  MATZ, Laura ,  RUI, Xiangxin ,  LEI, Xinjian ,  SHANKER, Sunil ,  KIM, Moo-sung ,  FUCHIGAMI, Nobi ,  BUCHANAN, Iain ,  DUONG, Anh ,  MALHOTRA, Sandra ,  HASHIM, Imran

Inventor： MATZ, Laura ,  RUI, Xiangxin ,  LEI, Xinjian ,  SHANKER, Sunil ,  KIM, Moo-sung ,  FUCHIGAMI, Nobi ,  BUCHANAN, Iain ,  DUONG, Anh ,  MALHOTRA, Sandra ,  HASHIM, Imran

IPC: H01L21/205 ,  H01L21/31 ,  C23C16/44 ,  C23C16/40

CPC classification number: C23C16/45531 ,  C23C16/409 ,  H01L21/02197 ,  H01L21/0228 ,  H01L21/02356 ,  H01L21/3142 ,  H01L21/31691 ,  H01L28/56

Abstract: Embodiments of the current invention include methods of forming a strontium titanate (SrTiO 3 ) film using atomic layer deposition (ALD). More particularly, the method includes forming a plurality of titanium oxide (TiO 2 ) unit films using ALD and forming a plurality of strontium oxide (SrO) unit films using ALD. The combined thickness of the TiO 2 and SrO unit films is less than approximately 5 angstroms. The TiO 2 and SrO units films are then annealed to form a strontium titanate layer.

Abstract translation: 本发明的实施方案包括使用原子层沉积（ALD）形成钛酸锶（SrTiO 3）膜的方法。 更具体地说，该方法包括使用ALD形成多个氧化钛（TiO 2）单元膜并使用ALD形成多个氧化锶（SrO）单元膜。 TiO 2和SrO单元膜的组合厚度小于约5埃。 然后将TiO 2和SrO单元膜退火以形成钛酸锶层。