公开(公告)号：WO2018048450A1

公开(公告)日：2018-03-15

申请号：PCT/US2016/051354

申请日：2016-09-12

申请人： INTEL CORPORATION

发明人： MEYERS, John

IPC分类号： H01L23/498 ,  H01L23/00

CPC分类号： H01L23/498 ,  H01L23/13 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/05554 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/4824 ,  H01L2224/49175 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/92147 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/15151 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/18165 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2924/00

摘要： A microelectronic package may be fabricated having at least one microelectronic die attached to a microelectronic substrate, wherein the microelectronic substrate includes at least one notch formed in at least one side thereof. The microelectronic dice may be attached to a first surface of the microelectronic substrate and in electronic communication with a bond pad on a second surface of the microelectronic substrate with a bond wire which extends through the notch in the microelectronic substrate.

摘要翻译： 可以制造微电子封装，其具有附接到微电子衬底的至少一个微电子管芯，其中微电子衬底包括在其至少一个侧面中形成的至少一个凹口。 微电子管芯可以附着到微电子衬底的第一表面并且利用延伸穿过微电子衬底中的凹口的接合线与微电子衬底的第二表面上的接合焊盘电子通信。

公开(公告)号：WO2017107030A1

公开(公告)日：2017-06-29

申请号：PCT/CN2015/098161

申请日：2015-12-22

申请人： INTEL CORPORATION ,  GUO, Mao ,  GOGINENI, Sireesha

发明人： GUO, Mao ,  GOGINENI, Sireesha

IPC分类号： H01L21/48

CPC分类号： H01L21/48 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/45099

摘要： A package with improved solder joint reliability is disclosed. The package includes dummy beams with less rigidity and stiffness (relative to the die) that are placed in between the die and the substrate. The reduced rigidity and stiffness of the dummy beams significantly mitigates any die shadow effects on the solder joints. Also, because the die is attached to the dummy beams and does not directly contact the substrate itself, the die shadow effect from a rigid die is further reduced.

摘要翻译： 公开了具有改进的焊点可靠性的封装。 该封装包括放置在芯片和衬底之间的具有较小刚度和刚度（相对于芯片）的虚设梁。 虚梁的刚度和刚度降低可显着减轻焊点上的任何阴影效应。 而且，由于管芯附着在虚拟梁上并且不直接接触基板本身，所以来自刚性管芯的管芯阴影效应进一步降低。

公开(公告)号：WO2017099931A1

公开(公告)日：2017-06-15

申请号：PCT/US2016/061043

申请日：2016-11-09

申请人： INTEL CORPORATION

发明人： GOH, Eng Huat ,  LIM, Min Suet ,  SIR, Jiun Hann

IPC分类号： H01L23/31 ,  H01L23/00 ,  H01L23/498

CPC分类号： H01L25/0657 ,  H01L23/3128 ,  H01L25/105 ,  H01L25/18 ,  H01L25/50 ,  H01L27/108 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2225/0651 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15331 ,  H01L2924/1815 ,  H01L2924/18161 ,  H01L2924/00014

摘要： A computer memory module can include a molded layer disposed on a DRAM substrate. The molded layer can encapsulate a DRAM die and wire bonds that connect the DRAM die to the DRAM substrate, and can be shaped to include at least one cavity having a footprint sized to accommodate a system on chip (SOC) die. The DRAM module can attach to an SOC package so that the SOC die and the DRAM die are both positioned between the DRAM substrate and the SOC package, the DRAM substrate can form its electrical connections on only one side of the DRAM substrate, and the SOC die can fit at least partially into the cavity in the molded layer. This can reduce a package Z-height, compared to conventional DRAM packages in which the SOC die and the DRAM die are positioned on opposite sides of the DRAM substrate.

摘要翻译： 计算机存储器模块可以包括设置在DRAM基板上的模制层。 模制层可以封装DRAM管芯和将DRAM管芯连接至DRAM衬底的引线接合，并且可以被成形为包括至少一个具有尺寸适合于容纳片上系统（SOC）管芯的覆盖区的空腔。 DRAM模块可以连接到SOC封装，使得SOC裸片和DRAM裸片都位于DRAM衬底和SOC封装之间，DRAM衬底可以仅在DRAM衬底的一侧形成其电连接，并且SOC 模具可以至少部分地配合到模制层中的空腔中。 与其中SOC裸片和DRAM裸片位于DRAM衬底的相对侧上的常规DRAM封装相比，这可以减小封装Z高度。

公开(公告)号：WO2017049587A1

公开(公告)日：2017-03-30

申请号：PCT/CN2015/090728

申请日：2015-09-25

申请人： INTEL CORPORATION ,  LIU, Bin ,  MEYERS, John G. ,  PON, Florence R.

发明人： LIU, Bin ,  MEYERS, John G. ,  PON, Florence R.

IPC分类号： H01L23/02 ,  H01L25/065

CPC分类号： H01L25/50 ,  H01L23/13 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5386 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/065 ,  H01L25/105 ,  H01L25/16 ,  H01L2223/6677 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06562 ,  H01L2225/06572 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/1432 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/15151 ,  H01L2924/1531 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/1579 ,  H01L2924/1815 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/19106 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

摘要： A packaged device (110) includes a substrate (114) and one or more contacts (118) disposed on a side of the substrate (114). Structures of the packaged device (110) define at least in part a recess region (120) that extends from the side of the substrate (114) and through the substrate (114), where one or more contacts (124) of a second hardware interface are disposed in the recess region (120). The one or more contacts (118) of the first hardware interface enable connection of the packaged device (110) to a printed circuit board. The one or more contacts (124) of the second hardware interface enable connection between one or more IC dies of the packaged device (110) and another IC die (150) that is a component of the packaged device (110) or of a different packaged device.

摘要翻译： 封装器件（110）包括衬底（114）和设置在衬底（114）侧上的一个或多个触点（118）。 封装器件（110）的结构至少部分限定从衬底（114）的侧面延伸并通过衬底（114）的凹陷区域（120），其中第二硬件（110）的一个或多个触点（124） 界面设置在凹部区域（120）中。 第一硬件接口的一个或多个触点（118）使得封装的装置（110）能够连接到印刷电路板。 第二硬件接口的一个或多个触点（124）使得能够在封装器件（110）的一个或多个IC管芯与作为封装器件（110）的一部分的另一IC管芯（150）之间进行连接 包装设备。

公开(公告)号：WO2016176512A1

公开(公告)日：2016-11-03

申请号：PCT/US2016/029887

申请日：2016-04-28

申请人： QUALCOMM INCORPORATED

发明人： KIM, Chin-Kwan ,  KUMAR, Rajneesh ,  NOVESKI, Vladimir ,  FU, Jie ,  SYED, Ahmer Raza ,  SHAH, Milind Pravin ,  BCHIR, Omar James

IPC分类号： H01L23/16 ,  H01L25/10 ,  H01L23/538 ,  H01L21/56

CPC分类号： H01L25/0657 ,  H01L21/56 ,  H01L21/568 ,  H01L21/768 ,  H01L23/16 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L23/5226 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L24/97 ,  H01L25/105 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00

摘要： Some features pertain to a package (200) that includes a redistribution portion (204), a first die (202) coupled to the redistribution portion, a core layer (206) coupled to the redistribution portion, and an encapsulation layer (208) encapsulating the first die and the core layer. The redistribution portion includes a first dielectric layer (240). The core layer has a higher Young's Modulus than the encapsulation layer. In some implementations, the core layer includes a glass fiber (e.g., core layer is a glass reinforced dielectric layer). In some implementations, the core layer has a Young's Modulus of about at least 15 gigapascals (Gpa). In some implementations, the first die includes a front side and a back side, where the front side of the first die is coupled to the redistribution portion. In some implementations, the first dielectric layer is a photo imageable dielectric (PID) layer.

摘要翻译： 一些特征涉及包括再分配部分（204），耦合到再分配部分的第一管芯（202），耦合到再分配部分的芯层（206）和封装层（208）的封装（200） 第一个模具和核心层。 再分配部分包括第一介电层（240）。 核心层具有比封装层更高的杨氏模量。 在一些实施方案中，芯层包括玻璃纤维（例如，核心层是玻璃增强介电层）。 在一些实施方案中，核心层具有约至少15千兆帕（Gpa）的杨氏模量。 在一些实施方案中，第一管芯包括前侧和后侧，其中第一管芯的前侧连接到再分配部分。 在一些实施方案中，第一电介质层是可光致成像电介质（PID）层。

公开(公告)号：WO2016111512A1

公开(公告)日：2016-07-14

申请号：PCT/KR2016/000013

申请日：2016-01-04

申请人： SAMSUNG ELECTRONICS CO., LTD.

发明人： BEAK, O-hyun ,  KUK, Keon ,  KO, Young-chul ,  KIM, Woon-bae

IPC分类号： H01L23/60

CPC分类号： H01L23/552 ,  B05C5/001 ,  B05C5/027 ,  H01L21/02255 ,  H01L21/32051 ,  H01L21/56 ,  H01L21/67115 ,  H01L23/291 ,  H01L23/293 ,  H01L23/295 ,  H01L23/3135 ,  H01L23/481 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/04042 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81815 ,  H01L2224/92125 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06537 ,  H01L2225/06541 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/1432 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/14511 ,  H01L2924/15311 ,  H01L2924/15331 ,  H04W4/50 ,  H05K1/181 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00

摘要： A semiconductor package includes a semiconductor chip mounted on a substrate, an insulating layer covering at least a portion of the semiconductor chip and including a thixotropic material or a hot melt material, and a shielding layer covering at least a portion of the semiconductor chip and the insulating layer. A method of manufacturing the semiconductor package includes forming an insulating layer and a shielding layer having a high aspect ratio by using a three-dimensional printer.

摘要翻译： 半导体封装包括安装在基板上的半导体芯片，覆盖半导体芯片的至少一部分并且包括触变材料或热熔材料的绝缘层，以及覆盖半导体芯片的至少一部分的屏蔽层和 绝缘层。 制造半导体封装的方法包括通过使用三维打印机形成具有高纵横比的绝缘层和屏蔽层。

公开(公告)号：WO2016088859A1

公开(公告)日：2016-06-09

申请号：PCT/JP2015/084069

申请日：2015-12-03

申请人： 日立化成株式会社

发明人： 本田　一尊 ,  永井　朗 ,  佐藤　慎 ,  茶花　幸一 ,  小野　敬司

IPC分类号： H01L21/60 ,  C09J4/02 ,  C09J5/06 ,  C09J7/00 ,  C09J11/06 ,  C09J201/00 ,  H01L23/29 ,  H01L23/31 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L25/0657 ,  C09D4/06 ,  C09J201/00 ,  H01L23/29 ,  H01L23/31 ,  H01L24/29 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00

摘要： 　半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において前記接続部の封止に用いられる半導体用接着剤であって、（メタ）アクリル化合物及び硬化剤を含有し、２００℃で５秒保持したときの硬化反応率が８０％以上である、半導体用接着剤。

摘要翻译： 一种半导体器件，其中半导体芯片和布线电路板的连接部分彼此电连接;以及半导体粘合剂，用于密封半导体器件的连接部分，其中多个半导体中的每一个的连接部分 芯片彼此电连接，其中半导体粘合剂含有（甲基）丙烯酸类化合物和固化剂，并且当在200℃下保持5秒时粘合剂的固化反应速率为80％以上。

公开(公告)号：WO2016049649A1

公开(公告)日：2016-03-31

申请号：PCT/US2015/052706

申请日：2015-09-28

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

发明人： COOK, Benjamin, Stassen ,  HERBSOMMER, Juan, Alejandro ,  LIN, Yong ,  ZHANG, Rongwei ,  CASTRO, Abram ,  ROMIG, Matthew, David

IPC分类号： H01L21/50 ,  H01L23/485 ,  B33Y10/00

CPC分类号： H01L23/4952 ,  H01L21/2885 ,  H01L21/4821 ,  H01L21/4825 ,  H01L21/4867 ,  H01L23/49513 ,  H01L23/49541 ,  H01L23/49572 ,  H01L23/49582 ,  H01L23/49586 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/49883 ,  H01L24/05 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/04042 ,  H01L2224/0612 ,  H01L2224/16245 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48464 ,  H01L2224/73265 ,  H01L2224/75 ,  H01L2224/83192 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06555 ,  H01L2924/00014 ,  H01L2924/13055 ,  H01L2924/14 ,  H01L2924/1511 ,  H01L2924/1711 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/0665

摘要： In described examples, a method (100) of lead frame surface modification includes providing (101) at least one pre-fabricated metal lead frame or package substrate (substrate) unit including a base metal having a die pad and a plurality of contact regions surrounding the die pad. An ink including a material that is a solid or a precursor for a solid that forms a solid upon a curing step or a sintering step that removes a liquid carrier is additive ly deposited (102) including onto at least one of (i) a region of the die pad and (ii) at one region of at least a first of the contact regions (first contact region). The ink is sintered or cured (103) to remove the liquid carrier so that a substantially solid ink residue remains.

摘要翻译： 在所描述的示例中，引线框架表面改性的方法（100）包括提供（101）至少一个预制金属引线框架或封装基板（基板）单元，该单元包括具有管芯焊盘的基底金属和围绕 芯片垫。 包括在固化步骤中形成固体的固体的固体或前体的物质或除去液体载体的烧结步骤的油墨被包括在（i）区域中的至少一个区域 和（ii）在至少第一接触区域（第一接触区域）的一个区域。 油墨被烧结或固化（103）以除去液体载体，使得残留基本上固体的油墨残余物。

公开(公告)号：WO2016026199A1

公开(公告)日：2016-02-25

申请号：PCT/CN2014/088300

申请日：2014-10-10

申请人： 深圳市汇顶科技股份有限公司

发明人： 吴宝全 ,  龙卫

IPC分类号： H01L23/488 ,  H01L23/485 ,  H01L25/00 ,  G06K9/00

CPC分类号： H01L25/0657 ,  G06K9/0002 ,  G06K9/0053 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/24 ,  H01L24/73 ,  H01L24/82 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/071 ,  H01L25/105 ,  H01L25/112 ,  H01L25/16 ,  H01L2224/04042 ,  H01L2224/05548 ,  H01L2224/05556 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/24137 ,  H01L2224/24146 ,  H01L2224/24147 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06558 ,  H01L2924/15153 ,  H01L2924/19107 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/32225 ,  H01L2924/00

摘要： 本发明公开了一种芯片封装模组，包括：第一芯片，所述第一芯片的邻近前表面一侧具有第一焊盘；至少一个第二芯片，至少一个所述第二芯片设在所述第一芯片的后侧，每个所述第二芯片具有第二焊盘，其中所述第一芯片的所述第一焊盘通过重布线层与所述第二芯片的所述第二焊盘进行连接。根据本发明的芯片封装模组，通过将第二芯片设置在第一芯片的后侧，且将第一焊盘通过重布线层与第二焊盘相连，通过多芯片表面进行重布线技术，巧妙地把指纹识别芯片的正面焊盘引线绕到背面进行互联，从而使得芯片正表面的感应区可以和人体进行充分接触。此外，多芯片重布线技术也能极大缩小芯片之间的互联距离，提高芯片之间通讯效率。

公开(公告)号：WO2015179764A1

公开(公告)日：2015-11-26

申请号：PCT/US2015/032179

申请日：2015-05-22

申请人： INVENSAS CORPORATION

发明人： UZOH, Cyprian, Emeka

IPC分类号： H01L25/065 ,  H01L21/98 ,  H01L23/498 ,  H01L21/48 ,  H01L23/538

CPC分类号： H01L25/0657 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/76898 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49827 ,  H01L23/5226 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/02 ,  H01L24/18 ,  H01L24/42 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L25/0652 ,  H01L25/50 ,  H01L2224/02372 ,  H01L2224/02373 ,  H01L2224/05599 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/4911 ,  H01L2224/49113 ,  H01L2224/73265 ,  H01L2224/85399 ,  H01L2224/92247 ,  H01L2225/0651 ,  H01L2225/06524 ,  H01L2225/06527 ,  H01L2225/06548 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00012

摘要： A method of forming a semiconductor package includes providing a substrate having one or more conductive elements disposed therein. Each conductive element extends from a first surface of the substrate toward a second surface of the substrate extending beyond the second surface. The second surface comprises one or more substrate regions not occupied by a conductive element. A first die is attached within a substrate region, and the first die is coupled to at least one of the conductive elements. The first die may be coupled to at least one of the conductive elements by a wire bond connection. Alternatively, an RDL is formed over the second surface, and the first die is coupled to at least one conductive element through the RDL. A second die may be attached to an outer surface of the RDL, and the second die is electrically coupled to the first die through the RDL.

摘要翻译： 形成半导体封装的方法包括提供其中设置有一个或多个导电元件的衬底。 每个导电元件从衬底的第一表面延伸到延伸超过第二表面的衬底的第二表面。 第二表面包括未被导电元件占据的一个或多个衬底区域。 第一管芯附接在衬底区域内，并且第一管芯耦合到至少一个导电元件。 第一管芯可以通过引线接合连接耦合到至少一个导电元件。 或者，RDL形成在第二表面上，并且第一裸片通过RDL耦合到至少一个导电元件。 第二管芯可以附接到RDL的外表面，并且第二管芯通过RDL电耦合到第一管芯。