公开(公告)号：WO2019100992A1

公开(公告)日：2019-05-31

申请号：PCT/CN2018/115469

申请日：2018-11-14

Applicant: 厦门市三安光电科技有限公司

Inventor： 陈顺意 ,  时军朋 ,  黄永特 ,  徐宸科 ,  赵志伟

IPC: H01L33/48 ,  H01L23/60

CPC classification number: H01L23/60 ,  H01L33/48

Abstract: 本实用新型公开了一种LED发光装置，包括：具有凹槽的基板；LED芯片和抗静电元件安装于所述凹槽内，所述基板的上表面具有一导电层，并通过一间隙将所其分成至少两个电性隔离的区域，所述间隙具有至少一个拐角从而将所述间隙分成相连但不在同一直线上的的第一段和第二段，所述第述LED芯片安装于间隙的第一段上，所述抗静电元件安装于间隙的第二段上。

公开(公告)号：WO2018126669A1

公开(公告)日：2018-07-12

申请号：PCT/CN2017/095766

申请日：2017-08-03

Applicant: 京东方科技集团股份有限公司 ,  鄂尔多斯市源盛光电有限责任公司

Inventor： 任艳伟 ,  徐敬义 ,  张琨鹏 ,  刘宇 ,  刘敏 ,  田瑞英

IPC: H01L27/02 ,  H01L27/12 ,  H01L23/60

CPC classification number: H01L23/60 ,  H01L27/0248 ,  H01L27/1214

Abstract: 提供一种静电保护电路、阵列基板、显示面板及显示装置。静电保护电路位于阵列基板的外围区域（a）内，包括：与位于阵列基板的显示区域（b）内的薄膜晶体管中的源极和漏极同层设置的第一接地线（1）和与薄膜晶体管中的栅极同层设置的第二接地线（2），其中第一接地线（1）与设置在外围区域（a）内的印刷电路板（3）形成第一回路，第一回路包围显示区域（b），第二接地线（2）与印刷电路板（3）形成第二回路，第二回路包围显示区域（b）。由于两条接地线分别于位于阵列基板的显示区域内的薄膜晶体管中的源漏极和栅极同层设置，因此不会增加阵列基板的制作工艺。

公开(公告)号：WO2017164873A1

公开(公告)日：2017-09-28

申请号：PCT/US2016/023868

申请日：2016-03-24

Applicant: INTEL CORPORATION

Inventor： CHIGULLAPALLI, Sruti ,  FITCH, Leslie ,  WU, Boping

IPC: H01L23/552 ,  H01L23/36 ,  H01L25/065 ,  H01L23/60

CPC classification number: H01L23/552 ,  H01L23/10 ,  H01L23/367 ,  H01L23/42 ,  H01L23/49827 ,  H01L23/60 ,  H01L25/065 ,  H01L25/0655 ,  H01L2224/16227 ,  H01L2224/73253 ,  H05K7/20409 ,  H05K9/0015 ,  H05K9/0032

Abstract: An electrical device includes at least one electrical component arranged on a carrier sub¬ strate and sidewalls of an electromagnetic shielding encapsulation arranged on the carrier substrate. The sidewalls of the electromagnetic shielding encapsulation laterally surround the at least one electrical component. Further, the electrical device includes a heat sink mounted to the sidewalls of the electromagnetic shielding encapsulation. The heat sink forms a cap of the electromagnetic shielding encapsulation and the heat sink includes sur- face-enlarging structures at a front side of the heat sink.

Abstract translation: 电气设备包括布置在载体上的至少一个电气部件， 布置在载体衬底上的电磁屏蔽封装的金属层和侧壁。 电磁屏蔽封装的侧壁横向包围至少一个电气部件。 此外，电气装置包括安装到电磁屏蔽封装的侧壁的散热片。 散热器形成电磁屏蔽封装的盖子，并且散热器在散热器的前侧包括表面扩大结构。

公开(公告)号：WO2017164566A1

公开(公告)日：2017-09-28

申请号：PCT/KR2017/002876

申请日：2017-03-17

Applicant: 주식회사 프로텍

Inventor： 홍승민 ,  김건희

IPC: H01L23/60 ,  H01L23/28 ,  B05B13/02 ,  B05B17/06 ,  B05B13/04 ,  B05D5/12 ,  B05B1/00 ,  B05D1/02

CPC classification number: B05D5/12 ,  B05B1/00 ,  B05B13/02 ,  B05B13/04 ,  B05B17/06 ,  B05D1/02 ,  H01L23/28 ,  H01L23/60

Abstract: 본 발명은 반도체 패키지의 전자파 차폐막 형성 장치 및 반도체 패키지의 전자파 차폐막 형성 방법에 관한 것으로, 더욱 상세하게는 점성 용액을 반도체 부품과 같은 자재의 정확한 영역에 정확한 용량으로 도포하는 반도체 패키지의 전자파 차폐막 형성 장치 및 반도체 패키지의 전자파 차폐막 형성 방법에 관한 것이다. 본 발명의 반도체 패키지의 전자파 차폐막 형성 장치 및 반도체 패키지의 전자파 차폐막 형성 방법은, 점성 용액의 도포량을 정확하게 조절하는 것이 가능하고 점성 용액의 도포 영역을 미세하게 조절하는 것이 가능한 반도체 패키지의 전자파 차폐막 형성 장치 및 반도체 패키지의 전자파 차폐막 형성 방법을 제공하는 효과가 있다.

Abstract translation:

本发明被应用到上形成电磁屏蔽膜形成装置和在半导体封装的半导体封装的方法中的电磁屏蔽膜，并且更具体地涉及一种粘性溶液在正确的剂量在材料的右侧区域，诸如半导体元件， 以及形成半导体封装的电磁波屏蔽膜的方法。 电磁屏蔽膜形成装置和半导体封装件，在本发明的半导体封装的电磁屏蔽膜形成方法，精确地控制粘稠溶液的涂布量是可能的，和精细调节与所述电磁波屏蔽膜形成装置的粘稠溶液施用区域的能力的半导体封装 以及形成半导体封装的电磁波屏蔽膜的方法。

公开(公告)号：WO2017112247A1

公开(公告)日：2017-06-29

申请号：PCT/US2016/063300

申请日：2016-11-22

Applicant: INTEL CORPORATION

Inventor： DIAS, Rajendra C. ,  HEPPNER, Joshua D. ,  MODI, Mitul B. ,  PRAKASH, Anna M

IPC: H05K9/00 ,  H01L23/552

CPC classification number: H01L23/60 ,  H01L21/4825 ,  H01L21/56 ,  H01L21/565 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3121 ,  H01L23/49524 ,  H01L23/552 ,  H01L24/27 ,  H01L24/33 ,  H01L2224/97 ,  H01L2924/3025

Abstract: An electric device and method of fabrication of that electric device is disclosed. The electric device includes one or more electrical devices attached to a substrate. The electric device further includes one or more grounding pads attached to the substrate. The electric device further includes a perforated conductive material placed on the substrate. The electric device further includes a molding compound deposited to cover the perforated conductive material, the one or more devices, and the one or more grounding pads.

Abstract translation: 公开了一种电气装置和该电气装置的制造方法。 电气设备包括附接到基板的一个或多个电气设备。 电气设备还包括附接到基板的一个或多个接地垫。 电子器件还包括放置在衬底上的穿孔导电材料。 电气装置还包括模制化合物，其被沉积以覆盖穿孔的导电材料，一个或多个器件以及一个或多个接地垫。

公开(公告)号：WO2017057844A1

公开(公告)日：2017-04-06

申请号：PCT/KR2016/008711

申请日：2016-08-08

Applicant: 삼성에스디아이 주식회사

Inventor： 이윤만 ,  배경철 ,  엄태신 ,  이동환 ,  이영균 ,  이은정

IPC: H01L23/60 ,  H01L23/28 ,  H01L23/62 ,  H01L23/00

CPC classification number: H01L23/00 ,  H01L23/28 ,  H01L23/60 ,  H01L23/62 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/15159 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 본 발명은 회로 기판, 상기 회로 기판 상에 실장되는 적어도 하나 이상의 반도체 칩, 상기 반도체 칩을 밀봉하는 제1밀봉층 및 상기 제1밀봉층 상부에 니켈을 함유하는 퍼말로이 및 탄소나노튜브를 포함하는 에폭시 수지 조성물에 의해 형성되는 제2밀봉층을 포함하는 반도체 패키지 및 그 제조방법에 관한 것이다.

Abstract translation: 本发明涉及一种半导体器件，包括：电路板; 安装在电路板上的至少一个半导体芯片; 用于密封半导体芯片的第一密封层; 以及由在第一密封层上含有含有坡莫合金和含有镍的碳纳米管的环氧树脂组合物形成的第二密封层及其制造方法。

公开(公告)号：WO2016175365A1

公开(公告)日：2016-11-03

申请号：PCT/KR2015/004829

申请日：2015-05-14

Applicant: (주)씨앤아이테크놀로지

Inventor： 김창수 ,  이민진 ,  김종운 ,  김봉석 ,  양원석

IPC: H01L23/60

CPC classification number: H01L23/60 ,  H01L2224/16

Abstract: 본 발명은 포켓을 이용한 반도체 패키지의 전자파 차폐막 형성 방법에 관한 것으로, 본 발명에 따르면, 반도체 패키지의 전자파 차폐막 형성방법에 있어서, 반도체 패키지의 외관 구조를 확인하는 A단계; 상기 A단계에서 확인된 상기 반도체 패키지를 로딩하여 부착하고 이송하기 위한 트레이(Tray)를 준비하는 B단계; 상기 B단계에서 준비된 상기 트레이의 상면(Top Side)에 점착재를 마련하는 C단계; 상기 C단계에서 마련된 상기 점착재의 상면에 포켓(pocket)을 형성시키기 위한 스탬프(Stamp)를 준비하는 D단계; 상기 D단계에서 준비된 상기 스탬프를 이용하여 상기 점착재의 상면에 포켓을 형성시키는 E단계; 및 상기 A단계에서 외관 구조가 확인된 상기 반도체 패키지를 로딩(Loading)수단을 통해 상기 포켓에 로딩시키는 F단계를 포함한다.

Abstract translation: 本发明涉及通过使用袋形成半导体封装的电磁波屏蔽膜的方法，根据本发明，形成半导体封装的电磁波屏蔽膜的方法包括：检查步骤A 半导体封装的外部结构; 制备用于装载，附接和输送在步骤A中确认的半导体封装的托盘的步骤B; 在步骤B中制备的托盘的顶侧制备压敏粘合剂的步骤C; 制备在步骤C中制备的压敏粘合剂的顶侧上形成口袋的印模的步骤D; 通过使用在步骤D中制备的印模在压敏粘合剂的顶侧上形成袋的步骤E; 以及步骤F，其通过加载装置将已经在步骤A中确认了外部结构的半导体封装装入口袋。

公开(公告)号：WO2016020537A1

公开(公告)日：2016-02-11

申请号：PCT/EP2015/068280

申请日：2015-08-07

Applicant: EPCOS AG

Inventor： FEICHTINGER, Thomas

IPC: H01L33/48 ,  H01L23/60 ,  H01L25/16 ,  H01C7/12 ,  H01L33/64 ,  H01L33/62

CPC classification number: H01L33/486 ,  H01C7/12 ,  H01L23/60 ,  H01L25/0753 ,  H01L25/167 ,  H01L33/62 ,  H01L33/644

Abstract: Die vorliegende Erfindung betrifft einen Träger (1) für eine LED (2), der einen Grundkörper (5) aufweist, wobei eine Schutzvorrichtung (6) zum Schutz einer auf dem Träger (1) montierten LED (2) gegen elektrostatische Entladungen in den Grundkörper (5) integriert ist.

Abstract translation: 本发明涉及一种载体（1）用于LED（2），其具有基体（5），其中，保护装置（6），用于在所述支撑保护的（1）安装的LED（2）对在所述基体的静电放电 （5）是集成。

公开(公告)号：WO2015189216A1

公开(公告)日：2015-12-17

申请号：PCT/EP2015/062850

申请日：2015-06-09

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： SCHWARZ, Thomas ,  SINGER, Frank

IPC: H01L33/48 ,  H01L33/52 ,  H01L33/62

CPC classification number: H01L33/62 ,  H01C7/12 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/60 ,  H01L24/96 ,  H01L31/02002 ,  H01L31/0203 ,  H01L31/02327 ,  H01L31/1876 ,  H01L31/1892 ,  H01L33/0095 ,  H01L33/382 ,  H01L33/486 ,  H01L33/505 ,  H01L33/507 ,  H01L33/52 ,  H01L33/54 ,  H01L33/56 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2933/0033 ,  H01L2933/005 ,  H01L2933/0066

Abstract: Es wird ein oberflächenmontierbares Halbleiterbauelement, mit einem optoelektronischen Halbleiterchip (10), einer Vielzahl von ersten Kontaktelementen (31), einer Vielzahl von zweiten Kontaktelementen (32), und einem Formkörper (40) angegeben. Erfindungsgemäß ist vorgesehen, dass die Vielzahl von ersten Kontaktelementen (31) mit einer ersten Halbleiterschicht (21) und die Vielzahl von zweiten Kontaktelementen (32) mit einer zweiten Halbleiterschicht (22) des optoelektronischen Halbleiterchips (10) elektrisch leitend verbunden ist; der Formkörper (40) den optoelektronischen Halbleiterchip (10) zumindest teilweise umgibt; das Halbleiterbauelement eine Montagefläche (50) aufweist, die zumindest stellenweise durch eine Oberfläche des Formkörpers (40) gebildet ist; und die Vielzahl von ersten und die Vielzahl von zweiten Kontaktelementen im Bereich der Montagefläche durch den Formkörper hindurchragen. Es wird außerdem ein Verfahren zur Herstellung des oberflächenmontierbaren Halbleiterbauelements angegeben.

Abstract translation: 公开的是具有的光电子半导体芯片（10），多个第一接触元件（31），多个第二接触元件（32），和一个形主体（40）可表面安装的半导体器件。 根据本发明，提供的是具有含所述光电子半导体芯片的第二半导体层（22）（10）的第一半导体层（21）和多个第二接触元件（32），所述多个第一接触元件（31）电连接; 成型体（40）至少部分地围绕所述光电子半导体芯片（10）; 该半导体装置具有至少部分地由成型体的表面的地方（40）形成（50）的安装表面; 并在安装表面的区域中的多个第一和多个第二接触元件通过模制体延伸。 还提供了用于表面安装的半导体器件的制造方法。

公开(公告)号：WO2015174531A1

公开(公告)日：2015-11-19

申请号：PCT/JP2015/064102

申请日：2015-05-15

Applicant: ローム株式会社

Inventor： 長尾　勝久 ,  安部　英俊

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/739 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L23/3171 ,  H01L23/535 ,  H01L23/60 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/47 ,  H01L29/51 ,  H01L29/739 ,  H01L29/78 ,  H01L29/872

Abstract: 　本発明の半導体装置は、第１導電型のＳｉＣ層と、前記ＳｉＣ層上に選択的に形成された電極と、前記ＳｉＣ層上に形成され、前記ＳｉＣ層の端部に設定されたダイシング領域に達している絶縁物とを含み、前記絶縁物は、前記電極の下方に配置された電極下絶縁膜および当該電極下絶縁膜を覆うように配置された有機絶縁層を含み、前記有機絶縁層が前記ＳｉＣ層に接している区間の距離（Ａ）は４０μｍ以上であり、前記電極下絶縁膜上の前記電極と前記ＳｉＣ層との横方向の距離（Ｂ）は４０μｍ以上である。

Abstract translation: 根据本发明，半导体器件包括第一导电型SiC层，选择性地形成在SiC层上的电极和形成在SiC层上并延伸到设置在SiC层上的定时区域的绝缘体 SiC层的端部。 绝缘体包括布置在电极下方的电极下绝缘膜和布置成覆盖电极下绝缘膜的有机绝缘层。 有机绝缘层与SiC层接触的间隔的长度（A）为40μm以上，沿着电极和SiC层之间的电极下绝缘层的横向距离（B）为40μm以上。