公开(公告)号：WO2018068174A1

公开(公告)日：2018-04-19

申请号：PCT/CN2016/101627

申请日：2016-10-10

申请人： 深圳市汇顶科技股份有限公司

发明人： 龙卫 ,  吴宝全 ,  刘相英

IPC分类号： H01L23/28 ,  H01L23/02

CPC分类号： H01L21/565 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3135 ,  H01L23/49827 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

摘要： 一种芯片封装结构，包括：至少一封装体（1），每个封装体中包含至少一芯片（11），以及包裹着封装体并可根据封装尺寸需求进行切割的扩充体（2）。一种芯片封装方法包括：将至少一封装体通过载板（3）固定在下模具表面，为封装体封上上模（4）；通过注塑成型令扩充体填满载板和上模之间的空腔，扩充体包裹封装体；脱模得到扩充尺寸后的封装体，根据封装尺寸需求对其进行切割。一种芯片封装方法包括：预加工形成具有镂空区域的镂空框架（5），镂空框架置于下模具表面；将至少一封装体分别置于镂空框架的镂空区域，扩充体填充封装体与镂空框架之间的缝隙，令扩充体包裹封装体；固化得到扩充尺寸后的封装体，并根据封装尺寸需求对其进行切割。实现尺寸可变的芯片封装。

公开(公告)号：WO2017172227A1

公开(公告)日：2017-10-05

申请号：PCT/US2017/020282

申请日：2017-03-01

申请人： INTEL CORPORATION

发明人： YAO, Jimin ,  LI, Eric ,  LIFF, Shawna

IPC分类号： H01L21/56

CPC分类号： H01L21/563 ,  H01L21/565 ,  H01L23/3185 ,  H01L2021/60022 ,  H01L2224/16225 ,  H01L2224/26175 ,  H01L2224/73204 ,  H01L2224/92125

摘要： Electronic device package technology is disclosed. In one example, an electronic device package can include a substrate, an electronic component disposed on the substrate and electrically coupled to the substrate, and an underfill material disposed at least partially between the electronic component and the substrate. A lateral portion of the underfill material can comprises a lateral surface extending away from the substrate and a meniscus surface extending between the lateral surface and the electronic component.

摘要翻译： 披露了电子器件封装技术。 在一个示例中，电子器件封装可以包括衬底，设置在衬底上并且电耦合到衬底的电子部件以及至少部分地设置在电子部件和衬底之间的底部填充材料。 底部填充材料的侧部可以包括远离基板延伸的侧表面和在侧表面和电子部件之间延伸的弯月面表面。

公开(公告)号：WO2017161130A1

公开(公告)日：2017-09-21

申请号：PCT/US2017/022733

申请日：2017-03-16

申请人： QUALCOMM INCORPORATED

发明人： HEALY, Christopher James ,  HOLMES, John Patrick ,  SOLIMANDO, Michael James ,  YUN, Sun ,  STONE, William Michael ,  PENDSE, Rajendra

IPC分类号： H01L21/56 ,  H01L23/485

CPC分类号： H01L21/563 ,  H01L21/565 ,  H01L23/295 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L2224/13023 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/14131 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/73204 ,  H01L2924/1816 ,  H01L2924/18161 ,  H01L2924/3512 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00015

摘要： Disclosed is a die packaging structure comprising a semiconductor die, an encapsulant layer disposed around the semiconductor die, wherein a backside surface of the semiconductor die is exposed, and a conductive layer coupled to the semiconductor die, the conductive layer comprising a plurality of conductive pillar bumps, wherein a bump density of the plurality of conductive pillar bumps is greater than 5%, wherein the encapsulant layer is further disposed between the plurality of conductive bumps, and wherein the encapsulant layer is disposed between the plurality of conductive bumps using a mold underfill (MUF) process. A method of forming the same is also disclosed.

摘要翻译： 公开了一种管芯封装结构，其包括半导体管芯，设置在半导体管芯周围的密封剂层，其中半导体管芯的背侧表面被暴露，以及耦合到半导体管芯的导电层， 所述导电层包括多个导电柱状凸块，其中所述多个导电柱状凸块的凸块密度大于5％，其中所述包封层进一步设置在所述多个导电凸块之间，并且其中所述包封层设置在所述多个导电柱状凸块之间 使用模具底部填充（MUF）工艺来形成多个导电凸块。 还公开了一种形成它的方法。

公开(公告)号：WO2017105659A1

公开(公告)日：2017-06-22

申请号：PCT/US2016/060295

申请日：2016-11-03

申请人： INTEL CORPORATION

发明人： OSTER, Sasha ,  NEKKANTY, Srikant ,  HEPPNER, Joshua D. ,  ELSHERBINI, Adel A. ,  TOMITA, Yoshihiro ,  MALLIK, Debendra ,  LIFF, Shawna M. ,  SEKIHARA, Yoko

IPC分类号： H01L23/48 ,  H01L21/48 ,  H01L23/498 ,  H01L23/00

CPC分类号： H01L23/3121 ,  H01L21/565 ,  H01L23/3675 ,  H01L23/481 ,  H01L23/58 ,  H01L23/66 ,  H01L24/32 ,  H01L24/83 ,  H01L2223/6677 ,  H01L2224/32225 ,  H01L2224/83801

摘要： A package assembly can include a substrate having a first substrate surface. The first substrate surface including a conductive layer attached to the first substrate surface. The package assembly includes a die communicatively coupled to the conductive layer and a contact block. The contact block including a first contact surface on one end of the contact block, a second contact surface on an opposing side of the contact block, and a contact block wall extended therebetween. The contact block includes a conductive material. The first contact surface is coupled to the package assembly with a joint extended partially up the contact block wall. An electronic package further includes the package assembly and an overmold covering portions of the substrate, conductive layer, and die. The second contact surface of the contact block is exposed through the overmold.

摘要翻译： 封装组件可以包括具有第一衬底表面的衬底。 第一衬底表面包括附着到第一衬底表面的导电层。 封装组件包括通信地耦合到导电层和接触块的管芯。 接触块包括在接触块的一端上的第一接触表面，在接触块的相对侧上的第二接触表面以及在其间延伸的接触块壁。 接触块包括导电材料。 第一接触表面通过接头部分地向上延伸到接触块壁上而联接到封装组件。 电子封装还包括封装组件和覆盖基板，导电层和管芯的部分的外模。 接触块的第二接触表面通过包覆模制露出。

公开(公告)号：WO2017104300A1

公开(公告)日：2017-06-22

申请号：PCT/JP2016/083121

申请日：2016-11-08

申请人： オムロン株式会社

发明人： 川井　若浩 ,  別所　聖文

IPC分类号： G02F1/1333 ,  G02F1/13 ,  G02F1/1345 ,  G09F9/00 ,  H01L25/16

CPC分类号： G02F1/13 ,  G02F1/1333 ,  G02F1/1345 ,  G09F9/00 ,  H01L21/565 ,  H01L24/96 ,  H01L25/16 ,  H01L2224/04105 ,  H01L2224/16227 ,  H01L2224/24137 ,  H01L2224/24195 ,  H01L2924/14 ,  H01L2924/15192 ,  H01L2924/15323 ,  H01L2924/16251 ,  H01L2924/1815 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/3025

摘要： 外部接続端子の周辺に段差を有する形状の第１の電子部品と、第２の電子部品とを配線接続するに際して、製造装置の大型化を回避し、配線を低コストに行うことができ、配線の接続信頼性を高いものとすることができる電子装置及びその製造方法を提供する。ＬＣＤ（１０）及びＩＣ（２０）は、ＬＣＤ（１０）の接続電極（１３ａ）とＩＣ（２０）の電極とが、同一面上に位置するように露出して樹脂成形体（３０）に埋設されている。

摘要翻译： 当将具有围绕外部连接端子的台阶的第一电子部件连接到第二电子部件时，可以避免增加制造装置的尺寸， 本发明提供一种电子装置及其制造方法，其能够以低成本进行，并且能够提高布线的连接可靠性。 LCD（10）和IC（20）嵌入在所述连接用电极和（13A）和所述集成电路的电极（20）被暴露，以位于同一平面上的树脂成型体的LCD（10）（30） 已经完成。

公开(公告)号：WO2017083015A1

公开(公告)日：2017-05-18

申请号：PCT/US2016/053083

申请日：2016-09-22

申请人： INTEL CORPORATION

发明人： SAHASRABUDHE, Shubhada H. ,  SANE, Sandeep B. ,  KUMAR, Siddarth ,  TANDON, Shalabh

IPC分类号： H01L25/10 ,  H01L23/00 ,  H01L23/488

CPC分类号： H01L25/0657 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49833 ,  H01L23/5389 ,  H01L24/17 ,  H01L24/81 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16055 ,  H01L2224/16057 ,  H01L2224/1607 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81193 ,  H01L2224/81365 ,  H01L2224/81815 ,  H01L2224/81951 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1082 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/1815

摘要： Discussed generally herein are methods and devices for more reliable Package on Package (PoP) Through Mold Interconnects (TMIs). A device can include a first die package including a first conductive pad on or at least partially in the first die package, a dielectric mold material on the first die package, the mold material including a hole therethrough at least partially exposing the pad, a second die package including a second conductive pad on or at least partially in the second die package the second die package on the mold material such that the second conductive pad faces the first conductive pad through the hole, and a shape memory structure in the hole and forming a portion of a solder column electrical connection between the first die package and the second die package.

摘要翻译： 这里通常讨论的是用于通过模具互连（TMI）更可靠地封装（PoP）封装的方法和设备。 器件可以包括第一管芯封装和第二管芯封装，第一管芯封装包括在第一管芯封装上或者至少部分地在第一管芯封装中的第一导电焊盘，在第一管芯封装上的电介质模制材料，模制材料包括穿过其中的至少部分地暴露焊盘的孔， 包括在第二管芯上或至少部分地在第二管芯中的第二导电焊盘的管芯封装将第二管芯封装封装在模具材料上，使得第二导电焊盘通过孔面对第一导电焊盘，并且在孔中形成形状记忆结构， 第一管芯封装和第二管芯封装之间的焊料柱电连接的一部分。

公开(公告)号：WO2017056572A1

公开(公告)日：2017-04-06

申请号：PCT/JP2016/067629

申请日：2016-06-14

申请人： 日立オートモティブシステムズ株式会社

发明人： 渡辺　翼 ,  河野　務 ,  余語　孝之 ,  星加　浩昭

IPC分类号： G01F1/684 ,  B29C45/14 ,  G01F1/692 ,  H01L23/28 ,  H05K1/02

CPC分类号： H01L23/10 ,  B29C45/14639 ,  F02D41/18 ,  G01F1/684 ,  G01F1/692 ,  H01L21/4817 ,  H01L21/52 ,  H01L21/565 ,  H01L23/041 ,  H01L23/13 ,  H01L23/28 ,  H01L23/3121 ,  H01L23/3185 ,  H01L23/5383 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/165 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/1432 ,  H01L2924/1434 ,  H01L2924/15153 ,  H01L2924/15192 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/19105 ,  H05K1/02 ,  H01L2924/00012 ,  H01L2924/00014

摘要： 　樹脂成形体は、半導体素子と、半導体素子に接続される導体が形成された回路基板と、回路基板に密着して一体化された樹脂とを備え、回路基板における樹脂に密着する部分に沿う縁部領域であって、樹脂の少なくとも一方側の側面に沿う縁部領域に、回路基板の表面層を形成する材料の熱伝導率よりも高い熱伝導率を有する材料からなる樹脂漏れ抑制層が設けられている。

摘要翻译： 该树脂成形体设置有：半导体元件; 形成与半导体元件连接的导体的电路基板; 以及通过粘附到电路板而与电路板集成的树脂。 沿着电路板部分的电路板端部区域，所述电路板部分区域沿着至少一侧的树脂侧表面设置有树脂泄漏抑制层，所述树脂泄漏抑制层由具有导热性的材料形成， 高于形成电路板的前表面层的材料。

公开(公告)号：WO2017049269A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/052436

申请日：2016-09-19

申请人： DECA TECHNOLOGIES INC.

发明人： SCANLAN, Christopher, M.

IPC分类号： H01L21/78

CPC分类号： H01L25/50 ,  H01L21/4853 ,  H01L21/4882 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/3675 ,  H01L23/552 ,  H01L24/09 ,  H01L24/19 ,  H01L24/96 ,  H01L25/0655 ,  H01L2221/68354 ,  H01L2221/68359 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/16251 ,  H01L2924/18162 ,  H01L2924/19105 ,  H01L2924/3511

摘要： A method of making a semiconductor device can include providing a temporary carrier with adhesive. A first semiconductor die and a second semiconductor die can be mounted face up to the temporary carrier such that back surfaces of the first semiconductor die and the second semiconductor die are depressed within the adhesive. An embedded die panel can be formed by encapsulating at least four sides surfaces and an active surface of the first semiconductor die, the second semiconductor die, and side surfaces of the conductive interconnects in a single step. The conductive interconnects of the first semiconductor die and the second semiconductor die can be interconnected without a silicon interposer by forming a fine-pitch build-up interconnect structure over the embedded die panel to form at least one molded core unit. The at least one molded core unit can be mounted to an organic multi-layer substrate.

摘要翻译： 制造半导体器件的方法可以包括提供具有粘合剂的临时载体。 可以将第一半导体管芯和第二半导体管芯面朝上安装到临时载体上，使得第一半导体管芯和第二半导体管芯的背面在粘合剂内被压下。 可以通过在一个步骤中封装至少四个侧表面和第一半导体管芯，第二半导体管芯和导电互连的侧表面的有源表面来形成嵌入式裸片。 第一半导体管芯和第二半导体管芯的导电互连可以通过在嵌入的模具面板上形成微细间距建立互连结构而形成至少一个模制的核心单元，而不需要通过硅插入器来互连。 所述至少一个成型芯单元可以安装到有机多层基板上。

公开(公告)号：WO2017048615A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/051230

申请日：2016-09-12

申请人： QUALCOMM INCORPORATED

发明人： KESER, Lizabeth Ann ,  ALVARADO, Reynante Tamunan

IPC分类号： H01L23/498 ,  H01L21/48

CPC分类号： H01L24/45 ,  H01L21/4853 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/50 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/19 ,  H01L24/20 ,  H01L24/46 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L25/16 ,  H01L2221/68345 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13012 ,  H01L2224/13024 ,  H01L2224/13147 ,  H01L2224/13561 ,  H01L2224/1357 ,  H01L2224/32225 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/351 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/85399

摘要： A semiconductor package interconnect system may include a conductive pillar having a core (242), a first layer (244) surrounding the core (242), and a second layer (246) surrounding the first layer (244). The core (242) may be composed of a drawn copper wire, the first layer (244) may be composed of nickel, and the second layer (246) may be composed of a solder. A method for manufacturing a semiconductor package with such a conductive pillar may include placing a plurality of conductive pillars (240) on a substrate using a stencil process.

摘要翻译： 半导体封装互连系统可以包括具有芯（242），围绕芯（242）的第一层（244）和围绕第一层（244）的第二层（246）的导电柱。 芯（242）可由拉丝铜线构成，第一层（244）可由镍构成，第二层（246）可由焊料构成。 用这种导电柱制造半导体封装的方法可以包括使用模板工艺将多个导电柱（240）放置在衬底上。

公开(公告)号：WO2016186103A1

公开(公告)日：2016-11-24

申请号：PCT/JP2016/064568

申请日：2016-05-17

申请人： 株式会社村田製作所

发明人： 山元　一生

IPC分类号： H05K9/00 ,  B32B15/08 ,  H01L23/00 ,  H01L23/28 ,  C23C14/14

CPC分类号： H05K9/0088 ,  B32B15/08 ,  B32B2307/202 ,  C23C14/14 ,  C23C14/185 ,  H01L21/32051 ,  H01L21/565 ,  H01L23/00 ,  H01L23/28 ,  H01L23/3121 ,  H01L23/552 ,  H01L25/0652 ,  H01L25/0655 ,  H01L2224/16227 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/1815 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2924/3512 ,  H05K1/0243 ,  H05K1/181 ,  H05K3/284 ,  H05K5/065 ,  H05K9/0022 ,  H05K2201/10522 ,  H05K2201/10545 ,  H05K2203/1316 ,  H05K2203/1327

摘要： 　シールド特性を確保しつつ、低背化を図ることができる高周波モジュールを提供する。　高周波モジュール１ａは、配線基板２と、配線基板２の上面２ａに実装された部品３ａと、配線基板２の上面２ａに積層されて部品３ａを封止する封止樹脂層４ａと、第１封止樹脂層４ａの配線基板２の上面２ａとの反対面４ａ１および周側面４ａ２を被覆するように封止樹脂層４ａに積層された第１シールド層５と、第１シールド層５の封止樹脂層４ａの周側面４ａ２を被覆する部分に積層された第２シールド層５とを備える。この場合、第１シールド層５で所望のシールド特性を得るための厚みを確保できない場合であっても、その不足分を第２シールド層６で担保することができるため、所望のシールド特性を確保しつつ、高周波モジュール１ａの低背化を図ることができる。

摘要翻译： 提供能够在确保屏蔽特性的同时降低高度的高频模块。 该高频模块1a设置有：布线板2; 安装在布线板2的上表面2a上的部件3a; 密封树脂层4a，其层叠在布线基板2的上表面2a上并密封部件3a; 层叠在密封树脂层4a上的第一屏蔽层5，以覆盖在布线板的上表面2a侧的密封树脂层4a的表面的背面的相对面4a1 2和第一密封树脂层4a的周向侧面4a2; 以及层叠在第一屏蔽层5的一部分上的第二屏蔽层6，所述第二屏蔽层6覆盖密封树脂层4a的周向侧面4a2。 因此，即使在第一屏蔽层5不能确保实现期望的屏蔽特性所需的厚度的情况下，也可以通过第二屏蔽层6构成不足，从而能够降低高频模块1a 同时确保所需的屏蔽特性。