公开(公告)号：WO2019100425A1

公开(公告)日：2019-05-31

申请号：PCT/CN2017/113533

申请日：2017-11-29

Applicant: 深圳市华星光电半导体显示技术有限公司

Inventor： 谢华飞

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L29/401 ,  H01L29/41733 ,  H01L29/66045 ,  H01L29/78684

Abstract: 一种薄膜晶体管的制备方法，包括选定一衬底（11），并在所选衬底（11）的上方，依序由下往上分别形成底部栅极（12）、栅极绝缘层（13）和源漏极（14）；其中，所述底部栅极（12）和所述源漏极（14）均采用功函数可调的导电金属氧化物为金属导电极；冲洗及吹干所选衬底的源漏极（14），且待对吹干后的源漏极（14）在预定光照条件下进行一定时间臭氧清洗后，对臭氧清洗后的源漏极（14）以氧气等离子体轰击一段时间，并进一步在氧气等离子体轰击后的源漏极（14）上方形成有由碳材料制备出的有源层（15）；待有源层（15）制备完成后，并在有源层（15）上方形成钝化层（16）。该方法能够通过调控导电金属与有源层（15）的接触面功函数，减小接触电阻，改善碳基薄膜晶体管器件性能。

公开(公告)号：WO2017140015A1

公开(公告)日：2017-08-24

申请号：PCT/CN2016/078016

申请日：2016-03-31

Applicant: 深圳市华星光电技术有限公司

Inventor： 葛世民

IPC: H01L29/786 ,  G02F1/1343

CPC classification number: H01L29/4908 ,  G02F1/1343 ,  G02F1/1368 ,  H01L29/0653 ,  H01L29/41733 ,  H01L29/66969 ,  H01L29/785 ,  H01L29/786 ,  H01L29/78618

Abstract: 一种双栅极TFT阵列基板（101）及其制作方法。通过将源极（7）和漏极（8）设置在公共电极层（6）之上，制作时可以通过一道光罩同时形成公共电极层（7）上的公共电极以及源极（7）和漏极（8），因此，该双栅极TFT阵列基板（101）及制作方法具有减少光罩次数，缩短工艺流程，提高生产效率的有益效果。

公开(公告)号：WO2017137869A1

公开(公告)日：2017-08-17

申请号：PCT/IB2017/050554

申请日：2017-02-02

Applicant: SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

Inventor： YAMAZAKI, Shunpei ,  OKAZAKI, Kenichi ,  TSUBUKU, Masashi ,  BABA, Haruyuki ,  SHIGENOBU, Sachie ,  KOEZUKA, Emi

IPC: H01L29/786 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088

CPC classification number: H01L27/1225 ,  H01L29/41733 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/78633 ,  H01L29/78648 ,  H01L29/7869 ,  H01L29/78696

Abstract: In a transistor including an oxide semiconductor, a variation in electrical characteristics is suppressed and reliability is improved. A semiconductor device includes a transistor. The transistor includes a first gate electrode, a first insulating film over the first gate electrode, an oxide semiconductor film over the first insulating film, a second insulating film over the oxide semiconductor film, a second gate electrode over the second insulating film, and a third insulating film over the oxide semiconductor film and the second gate electrode. The oxide semiconductor film includes a channel region overlapping with the second gate electrode, a source region in contact with the third insulating film, and a drain region in contact with the third insulating film. The first gate electrode and the second gate electrode are electrically connected to each other. A difference between a minimum value and a maximum value of the field-effect mobility in the case where the field-effect mobility in a saturation region of the transistor is measured.

Abstract translation: 在包括氧化物半导体的晶体管中，电特性的变化得到抑制并且可靠性得到改善。 半导体器件包括晶体管。 晶体管包括：第一栅电极;在第一栅电极上的第一绝缘膜;在第一绝缘膜上的氧化物半导体膜;在氧化物半导体膜上的第二绝缘膜;在第二绝缘膜上的第二栅电极;以及 第三绝缘膜覆盖氧化物半导体膜和第二栅电极。 氧化物半导体膜包括与第二栅电极重叠的沟道区，与第三绝缘膜接触的源极区以及与第三绝缘膜接触的漏极区。 第一栅电极和第二栅电极彼此电连接。 在测量晶体管的饱和区域中的场效应迁移率的情况下场效应迁移率的最小值和最大值之间的差值。

公开(公告)号：WO2017121215A1

公开(公告)日：2017-07-20

申请号：PCT/CN2016/109347

申请日：2016-12-10

Applicant: HONG FU JIN PRECISION INDUSTRY (SHENZHEN) CO., LTD. ,  HON HAI PRECISION INDUSTRY CO., LTD.

Inventor： LIN, Hsinhua ,  SHIH, Poli ,  KAO, Yichun ,  WAN, Changchun ,  CHANG, Weichih ,  WU, Iwei

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L29/66969 ,  H01L21/441 ,  H01L21/47635 ,  H01L21/477 ,  H01L27/124 ,  H01L29/24 ,  H01L29/41733 ,  H01L29/45 ,  H01L29/458 ,  H01L29/66765 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/7869

Abstract: A method of providing a conducting structure over a substrate, which comprises: disposing a lower sub-layer over a substrate, the lower sub-layer comprising a conductive metal oxide material that includes indium and zinc, wherein the indium and zinc content in the bottom sub-layer substantially defines a first indium to zinc content ratio; performing a first hydrogen treatment over an exposed surface of the lower sub-layer for introducing hydrogen content therein; disposing a middle sub-layer over the lower sub-layer, the middle sub-layer comprising a metal material; disposing an upper sub-layer over the middle sub-layer, the upper sub-layer comprising a conductive metal oxide material that includes indium and zinc, wherein the indium and the zinc content in the upper sub-layer substantially defines a second indium to zinc content ratio smaller than the first indium to zinc content ratio; and patterning the multi-layered conductive structure to generate a composite lateral etch profile.

Abstract translation: 一种在衬底上提供导电结构的方法，其包括：在衬底上设置下子层，所述下子层包括包含铟和锌的导电金属氧化物材料，其中 底部子层中的铟和锌含量基本上限定了第一铟与锌含量比; 在所述下子层的暴露表面上进行第一氢处理以在其中引入氢含量; 在所述下子层上设置中间子层，所述中间子层包括金属材料; 在所述中间子层上设置上子层，所述上子层包括包含铟和锌的导电金属氧化物材料，其中所述上子层中的铟和锌含量基本上限定第二铟至锌 含量比小于第一铟与锌的含量比; 并图案化多层导电结构以产生复合横向蚀刻轮廓。

公开(公告)号：WO2017121012A1

公开(公告)日：2017-07-20

申请号：PCT/CN2016/074527

申请日：2016-02-25

Applicant: 武汉华星光电技术有限公司

Inventor： 张春倩 ,  王超 ,  薛景峰

IPC: H01L27/12 ,  H01L21/77

CPC classification number: H01L27/124 ,  G02F1/13454 ,  G02F1/136209 ,  G02F1/136227 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/13685 ,  H01L21/77 ,  H01L27/12 ,  H01L27/1262 ,  H01L29/41733

Abstract: 提供一种阵列基板及其制备方法。阵列基板包括基板(100)，以及依次形成在基板(100)上的缓冲层(101)、第一遮光图案(102)、钝化层(103)、第一半导体图案(104)、栅极绝缘层(105)、第一栅极图案(106)、层间绝缘层(107)及两个第一源/漏电极图案(108，109)。其中，设置第一通孔(110)穿过层间绝缘层(107)、栅极绝缘层(105)、第一半导体图案(104)以及钝化层(103)，两个第一源/漏电极图案(108，109)中的一个通过第一通孔(110)与第一遮光图案(102)电性连接；设置第二通孔(111)穿过层间绝缘层(107)、栅极绝缘层(105)以及第一半导体图案(104)，两个第一源/漏电极图案(108，109)中的另一个通过第二通孔(111)与第一半导体图案(104)电性连接。该结构和方法复用第一遮光图案光罩，将第一遮光图案（102）与第一源/漏电极图案（108,109）相连，以增强薄膜晶体管的驱动能力。

公开(公告)号：WO2017071023A1

公开(公告)日：2017-05-04

申请号：PCT/CN2015/097899

申请日：2015-12-18

Applicant: 深圳市华星光电技术有限公司

Inventor： 周志超 ,  武岳

IPC: H01L29/786 ,  H01L29/40 ,  H01L29/417 ,  H01L29/423

CPC classification number: H01L27/1225 ,  H01L21/443 ,  H01L27/1259 ,  H01L29/41733 ,  H01L29/42372 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/66969 ,  H01L29/7869

Abstract: 一种薄膜晶体管（120）、阵列基板（100）及其制成方法，其中，该薄膜晶体管（120）包括栅极（121）、源极（122）和漏极（123），该源极（122）和漏极（123）均设置在该栅极（121）的同一侧，其中，该栅极（121）包括依序叠置的第一缓冲层（a1）、第一铜层（a2）、第二铜层（a3）及第二缓冲层（a4），且该第二缓冲层（a4）设置在靠近该源极（122）和漏极（123）一侧；和/或，该源极（122）和漏极（123）均包括依序叠置的第一缓冲层（a1）、第一铜层（a2）、第二铜层（a3）及第二缓冲层（a4），且该第一缓冲层（a1）设置在靠近该栅极（121）一侧；该第一铜层（a2）以第一功率沉积得到，该第二铜层（a3）以第二功率沉积得到，且该第一功率高于该第二功率。通过该方式，能够防止蚀刻时光阻脱落。

公开(公告)号：WO2017063226A1

公开(公告)日：2017-04-20

申请号：PCT/CN2015/092840

申请日：2015-10-26

Applicant: 深圳市华星光电技术有限公司

Inventor： 冯托

IPC: G02F1/1362 ,  H01L29/786

CPC classification number: H01L29/41733 ,  G02F1/1368 ,  G02F2001/13606 ,  G02F2201/40 ,  H01L29/41775 ,  H01L29/786 ,  H01L29/78618

Abstract: 一种薄膜场效应晶体管，其包括：在基板（10）上的栅极金属层（20）；覆盖基板（10）和栅极金属层（20）的栅极绝缘层（30）；在栅极绝缘层（30）上且相互间隔的第一源极金属层（40a）和第一漏极金属层（40b）；在第一源极金属层（40a）和第一漏极金属层（40b）上的有源层（50）；其中，有源层（50）填充第一源极金属层（40a）和第一漏极金属层（40b）之间的间隔，并在间隔处形成沟道（510）；在有源层（50）上的分别位于沟道（510）两侧的第二源极金属层（60a）和第二漏极金属层（60b）；其中，第二源极金属层（60a）和第一源极金属层（40a）接触，第二漏极金属层（60b）和第一漏极金属层（40b）接触。该结构降低了薄膜场效应晶体管中的寄生电容Cgs，并且减小了薄膜场效应晶体管的占用面积。这样，当薄膜场效应晶体管应用于LCD中时，由于薄膜场效应晶体管的占用面积减小，所以能够提高像素的开口率。

公开(公告)号：WO2017034929A1

公开(公告)日：2017-03-02

申请号：PCT/US2016/047621

申请日：2016-08-18

Applicant: SKYWORKS SOLUTIONS, INC.

Inventor： WHITEFIELD, David Scott

IPC: H01L29/78 ,  H01L29/49 ,  H01L29/417 ,  H01L29/66

CPC classification number: H01L27/1203 ,  H01L27/0207 ,  H01L27/088 ,  H01L29/41725 ,  H01L29/41733

Abstract: Field effect transistor stacks include a first field-effect transistor having a source finger, a drain finger, and a gate finger interposed therebetween, the source finger and the drain finger of the first field-effect transistor being separated by a first drain-to- source distance, and a second field-effect transistor in a series connection with the first field-effect transistor, the second field-effect transistor having a source finger, a drain finger, and a gate finger interposed therebetween, the source finger and the drain finger of the second field-effect transistor being separated by a second drain-to-source distance that is different than the first drain-to-source distance.

Abstract translation: 场效应晶体管堆叠包括第一场效应晶体管，其具有源极指，漏极指和插入其间的栅极指，第一场效应晶体管的源极指和漏极指由第一漏极 - 源极距离和与第一场效应晶体管串联连接的第二场效应晶体管，第二场效应晶体管具有源极指，漏极指和插入其间的栅极指，源极和漏极 第二场效应晶体管的手指被不同于第一漏极到源距离的第二漏极到源极间隔开。

公开(公告)号：WO2017024882A1

公开(公告)日：2017-02-16

申请号：PCT/CN2016/085093

申请日：2016-06-07

Applicant: BOE TECHNOLOGY GROUP CO., LTD.

Inventor： WANG, Meili ,  YAN, Liangchen

IPC: H01L29/417 ,  H01L29/786 ,  H01L27/12

CPC classification number: H01L29/7869 ,  H01L27/1225 ,  H01L27/1288 ,  H01L29/41733 ,  H01L29/42356 ,  H01L29/45 ,  H01L29/66969 ,  H01L29/78618

Abstract: Provided is a thin film transistor. The thin film transistor includes an active layer (6), and a source electrode (4) and a drain electrode (5) on the active layer (6). Each of the source electrode (4) and the drain electrode (5) includes a metal electrode sub-layer (1) and a diffusion barrier sub-layer (2) made of a material comprising M1O a N b , wherein M1 is single metal or a combination of metals, a≥0, and b＞0, between the metal electrode sub-layer (1) and the active layer (6) for preventing diffusion of metal electrode material into the active layer (6).

Abstract translation: 提供一种薄膜晶体管。 薄膜晶体管包括有源层（6），以及在有源层（6）上的源电极（4）和漏电极（5）。 源电极（4）和漏电极（5）中的每一个包括金属电极子层（1）和由包含M1O aN b的材料制成的扩散阻挡子层（2），其中M1是单金属或 金属电极子层（1）和有源层（6）之间的金属a≥0和b> 0的组合，用于防止金属电极材料扩散到有源层（6）中。

公开(公告)号：WO2017020634A1

公开(公告)日：2017-02-09

申请号：PCT/CN2016/082885

申请日：2016-05-20

Applicant: BOE TECHNOLOGY GROUP CO., LTD. ,  HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO., LTD.

Inventor： LIU, Yudong ,  XIONG, Xiong ,  CAO, Chengying ,  WANG, Hui ,  LIN, Lin ,  WU, Fangfang

IPC: H01L27/12 ,  H01L29/786

CPC classification number: H01L29/78618 ,  H01L27/1218 ,  H01L27/124 ,  H01L29/41733 ,  H01L29/4236 ,  H01L29/42384 ,  H01L29/78603

Abstract: The present disclosure provides a thin-film transistor. The thin-film transistor includes a substrate including at least one trench; at least one electrode in each of the at least one trench, the at least one electrode being one or more of a gate electrode, a source electrode, and a drain electrode; and an active layer over the at least one electrode.

Abstract translation: 本发明提供一种薄膜晶体管。 薄膜晶体管包括：包括至少一个沟槽的衬底; 所述至少一个沟槽中的至少一个电极中的至少一个电极，所述至少一个电极是栅电极，源电极和漏电极中的一个或多个; 以及在所述至少一个电极上方的活性层。