公开(公告)号：WO2018082118A1

公开(公告)日：2018-05-11

申请号：PCT/CN2016/106039

申请日：2016-11-16

Applicant: 武汉华星光电技术有限公司

Inventor： 梁博 ,  李骏 ,  王威

IPC: H01L29/775 ,  H01L29/06 ,  H01L21/335 ,  B82Y10/00

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  H01L21/02271 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/3065 ,  H01L21/3086 ,  H01L21/31053 ,  H01L21/324 ,  H01L21/762 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/401 ,  H01L29/41725 ,  H01L29/41733 ,  H01L29/42364 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66742 ,  H01L29/6675 ,  H01L29/66772 ,  H01L29/775 ,  H01L29/78603 ,  H01L29/78618 ,  H01L29/78654 ,  H01L29/78663 ,  H01L29/78672 ,  H01L29/78696

Abstract: 本发明公开了一种纳米线无结晶体管及其制备方法，该晶体管内设置的多条纳米沟道线的各两端分别连接源区、漏区，且与源区、漏区属于同种类型掺杂的半导体材料，不仅增加了晶体管的开态电流，而且提高了晶体管的均一性，同时将该多条纳米沟道线以堆叠方式设置于有源层上，提高了晶体管的集成度。

公开(公告)号：WO2016183687A1

公开(公告)日：2016-11-24

申请号：PCT/CA2016/050572

申请日：2016-05-20

Applicant: PAPADOPOULOS, Nikolaos ,  SACHDEV, Manoj ,  WONG, William

Inventor： PAPADOPOULOS, Nikolaos ,  SACHDEV, Manoj ,  WONG, William

IPC: H01L29/786 ,  G09G3/32 ,  H01L27/105 ,  H03K19/094

CPC classification number: H03K19/0944 ,  G09G3/20 ,  G09G3/344 ,  G09G2300/0408 ,  G09G2310/0289 ,  G09G2320/0214 ,  G09G2320/04 ,  G09G2330/021 ,  G09G2330/023 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/1255 ,  H01L29/24 ,  H01L29/786 ,  H01L29/78663 ,  H01L29/7869 ,  H03K17/6871 ,  H03K19/094

Abstract: A unipolar inverter circuit for thin-film transistor circuits including: a driving voltage input; an input signal; a base voltage input; a first stage having a first inverter circuit connected between the driving voltage input and the base voltage input and driven by an input signal; a capacitor coupled to the output of the first stage at a node A; and a second stage having: a second inverter circuit having a second stage load transistor and a second stage driving transistor, wherein a gate of the load transistor is connected to the capacitor at a node B; and a clamping transistor connected between the driving voltage and the node B for controlling a voltage, wherein the clamping transistor gate is connected to the driving voltage input; and an output, wherein the capacitor enables charge injection to the gate of the second stage load transistor to allow approximately full voltage swing at the output based on the input signal.

Abstract translation: 一种用于薄膜晶体管电路的单极性逆变器电路，包括：驱动电压输入; 输入信号 基极电压输入; 第一级，其具有连接在所述驱动电压输入端和所述基极电压之间并由输入信号驱动的第一反相器电路; 耦合到节点A处的第一级的输出的电容器; 以及第二级，具有：具有第二级负载晶体管和第二级驱动晶体管的第二反相器电路，其中负载晶体管的栅极连接到节点B处的电容器; 以及连接在所述驱动电压和所述节点B之间用于控制电压的钳位晶体管，其中所述钳位晶体管栅极连接到所述驱动电压输入; 以及输出，其中所述电容器使得能够对所述第二级负载晶体管的栅极进行电荷注入，以允许基于所述输入信号在所述输出处的大致全电压摆幅。

公开(公告)号：WO2016058321A1

公开(公告)日：2016-04-21

申请号：PCT/CN2015/074270

申请日：2015-03-16

Applicant: 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

Inventor： 张莹 ,  李鑫 ,  朱红 ,  于洪俊

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/336 ,  H01L27/12

CPC classification number: H01L27/124 ,  H01L27/12 ,  H01L29/06 ,  H01L29/458 ,  H01L29/66765 ,  H01L29/786 ,  H01L29/78633 ,  H01L29/78663 ,  H01L29/78669 ,  H01L29/78696

Abstract: 一种薄膜晶体管及其制作方法、阵列基板及显示装置。薄膜晶体管中的有源层（13）包括层叠设置的第一有源层（131）和第二有源层（132）；其中，第一有源层（131）在衬底基板（11）上的正投影覆盖源极（14）、漏极（15）以及位于源极（14）和漏极（15）之间的间隙在衬底基板（11）上的正投影，且覆盖栅极（12）在衬底基板（11）上的正投影；第二有源层（132）位于源极（14）和漏极（15）之间的间隙处，且在衬底基板（11）上的正投影位于栅极（12）在衬底基板（11）上的正投影所在的区域内。在背光光照条件下，由于薄膜晶体管的第二有源层（132）所在的区域被栅极（12）遮挡，所以只有第一有源层（131）中没有被栅极（12）遮挡的区域可以产生光生载流子。因此，这样的结构产生的光生载流子数目较少，有效抑制了关态电流的上升，从而提高了开态电流与关态电流之比，进一步提升了薄膜晶体管的发光性能，增强了显示器件的图像显示质量。

公开(公告)号：WO2015008630A1

公开(公告)日：2015-01-22

申请号：PCT/JP2014/067752

申请日：2014-07-03

Applicant: ソニー株式会社

Inventor： 山田　泰弘

IPC: H01L27/144 ,  G01T1/20 ,  G01T1/24 ,  G01T7/00 ,  H01L27/146 ,  H01L29/786 ,  H04N5/32 ,  H04N5/374

CPC classification number: H01L27/14658 ,  H01L27/14616 ,  H01L27/1462 ,  H01L27/14632 ,  H01L27/14676 ,  H01L29/42364 ,  H01L29/4908 ,  H01L29/513 ,  H01L29/518 ,  H01L29/78603 ,  H01L29/78648 ,  H01L29/78663 ,  H01L29/78672 ,  H01L29/7869 ,  H01L31/117 ,  H01L31/119 ,  H04N5/32 ,  H04N5/374

Abstract: 　放射線撮像装置は、放射線に基づく信号電荷を発生する複数の画素と、複数の画素から信号電荷を読み出すための電界効果型のトランジスタとを備え、トランジスタは、基板側から順に積層された、第１のシリコン酸化物膜、活性層を含む半導体層および第２のシリコン酸化物膜と、第１または第２のシリコン酸化膜を間にして半導体層に対向配置された第１ゲート電極とを有する。第２のシリコン酸化物膜の厚みは、第１のシリコン酸化物膜の厚みと同等以上である。

Abstract translation: 该放射线照相成像装置具有：基于放射线产生信号电荷的多个像素; 以及用于从多个像素读出所述信号电荷的场效应晶体管。 每个晶体管从衬底侧依次依次层叠有衬底的第一氧化硅膜，含有活性层的半导体层和第二氧化硅膜。 每个晶体管还具有第一栅电极，其位于与第一氧化硅膜或第二氧化硅膜相对的半导体层上。 第二氧化硅膜至少与第一氧化硅膜一样厚。

公开(公告)号：WO2018036024A1

公开(公告)日：2018-03-01

申请号：PCT/CN2016/109776

申请日：2016-12-14

Applicant: 深圳市华星光电技术有限公司

Inventor： 徐亮

IPC: G02F1/1362 ,  G02F1/1343

CPC classification number: G02F1/1368 ,  G02F1/1343 ,  G02F1/134309 ,  G02F1/1362 ,  G02F1/136286 ,  G02F2001/136222 ,  G02F2201/121 ,  G02F2201/123 ,  G02F2201/40 ,  G02F2202/103 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1248 ,  H01L29/78663 ,  H01L29/78672

Abstract: 一种薄膜晶体管液晶显示器，包括：上基板（5），为设置一系列ＴＦＴ线路的基板；下基板（6），为薄膜晶体管ＴＦＴ基板；上基板（5）和下基板（6）的共通电极（8）和像素电极（9）进行间隔配置；上基板（5）的共通电极（8）和像素电极（9）分别与下基板（6）的像素电极（9）和共通电极（8）相重合，使得上基板（5）的数据线（1）和扫描线（2）的位置与下基板（6）的数据线（1）和扫描线（2）的位置重叠，从而原来一条扫描线（2）和数据线（1）对应的面积由原来只能驱动一个像素，变为上下基板（5，6）都可以驱动一个像素，从而在同等分辨率的情况下，扫描线（2）和数据线（1）所占的面积减小，进而提高了开口率。

公开(公告)号：WO2016176878A1

公开(公告)日：2016-11-10

申请号：PCT/CN2015/079482

申请日：2015-05-21

Applicant: 深圳市华星光电技术有限公司

Inventor： 张合静 ,  曾志远 ,  苏智昱 ,  李文辉 ,  石龙强 ,  吕晓文 ,  葛世民

IPC: H01L21/77 ,  H01L27/32 ,  H01L27/12 ,  G02F1/1368 ,  H01L29/786

CPC classification number: H01L27/1248 ,  G02F1/1368 ,  H01L21/77 ,  H01L27/12 ,  H01L27/1225 ,  H01L27/32 ,  H01L27/322 ,  H01L27/3262 ,  H01L29/786 ,  H01L29/78606 ,  H01L29/78648 ,  H01L29/78663 ,  H01L29/78672 ,  H01L29/7869

Abstract: 一种采用COA技术的双栅极TFT基板结构，包括：基板（1）、设于基板（1）上的底栅极（2）、覆盖底栅极（2）与基板（1）的底栅绝缘层（3）、于底栅极（2）上方设于底栅极绝缘层（3）上的有源层（4）、设于有源层（4）与底栅极绝缘层（3）上的蚀刻阻挡层（5）、设于蚀刻阻挡层（5）上并分别与所述有源层（4）的两端相接触的源/漏极（6）、设于源/漏极（6）与蚀刻阻挡层（5）上的彩色滤光片（8）、及设于彩色滤光片（8）上并与所述底栅极（2）相接触的顶栅极（9）；所述彩色滤光片（8）同时作为钝化层、及顶栅绝缘层，能够有效保护有源层（4）及前制程薄膜，保证有源层（4）及前制程薄膜的原始特性和稳定性。

公开(公告)号：WO2016072024A1

公开(公告)日：2016-05-12

申请号：PCT/JP2014/079619

申请日：2014-11-07

Applicant: 堺ディスプレイプロダクト株式会社

Inventor： 野寺　伸武 ,  石田　茂 ,  高倉　良平 ,  松島　吉明 ,  松本　隆夫 ,  小林　和樹 ,  桶谷　大亥

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78663 ,  G02F1/136277 ,  G02F1/1368 ,  G02F2001/136295 ,  H01L29/66765 ,  H01L29/78696

Abstract: 　製造工程を短縮することができる薄膜トランジスタの製造方法、薄膜トランジスタ及び該薄膜トランジスタを備える表示パネルを提供する。　薄膜トランジスタの製造方法は、基板の表面にゲート電極を形成する工程と、ゲート電極が形成された基板の表面に絶縁膜を形成する工程と、絶縁膜が形成された基板の表面に第１アモルファスシリコン層を形成する工程と、第１アモルファスシリコン層の離隔した複数の所要箇所にエネルギービームを照射して所要箇所をポリシリコン層に変化させるアニール工程と、ポリシリコン層を覆って第２アモルファスシリコン層を形成する工程と、第２アモルファスシリコン層の表面にｎ＋シリコン層を形成する工程と、第１アモルファスシリコン層、第２アモルファスシリコン層及びｎ＋シリコン層をエッチングする工程とを含む。

Abstract translation: 提供一种制造薄膜晶体管的方法，通过该方法可以缩短制造工艺，薄膜晶体管和设置有薄膜晶体管的显示面板。 制造薄膜晶体管的方法包括：在基板的表面上形成栅电极的步骤; 在形成有栅电极的基板的表面上形成绝缘膜的工序; 在其上形成绝缘膜的基板的表面上形成第一非晶硅层的步骤; 退火步骤，用能量束照射第一非晶硅层上的多个分离的所需位置，并使所需位置变为多晶硅层; 用于覆盖多晶硅层并形成第二非晶硅层的步骤; 在所述第二非晶硅层的表面上形成n +硅层的工序; 以及蚀刻第一非晶硅层，第二非晶硅层和n +硅层的步骤。

公开(公告)号：WO2014166160A1

公开(公告)日：2014-10-16

申请号：PCT/CN2013/077417

申请日：2013-06-18

Applicant: 京东方科技集团股份有限公司

Inventor： 袁广才

IPC: H01L29/786 ,  H01L23/522

CPC classification number: H01L29/4908 ,  H01L29/42384 ,  H01L29/45 ,  H01L29/456 ,  H01L29/495 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/78663 ,  H01L29/78669 ,  H01L29/78672 ,  H01L29/78678 ,  H01L29/7869

Abstract: 提供一种薄膜晶体管及其制造方法、阵列基板和显示装置。该薄膜晶体管包括栅电极（2）、有源层（4）、源/漏电极（6），以及位于栅电极（2）和有源层（4）之间的栅绝缘层（3）。栅电极（2）包括栅电极金属层（23）和第一组保护层（32），第一组保护层（32）位于栅电极金属层（23）和栅绝缘层（3）之间，将有源层（4）和栅电极金属层（23）隔离。栅电极金属层（23）的材质为铜或铜合金。

公开(公告)号：WO2010061723A1

公开(公告)日：2010-06-03

申请号：PCT/JP2009/069142

申请日：2009-11-04

Applicant: SEMICONDUCTOR ENERGY LABORATORY CO., LTD. ,  UMEZAKI, Atsushi

Inventor： UMEZAKI, Atsushi

IPC: G09G3/36 ,  G02F1/133 ,  G09G3/20

CPC classification number: H01L27/1255 ,  G02F1/134309 ,  G02F1/13624 ,  G02F1/136286 ,  G02F1/1368 ,  G09G3/3266 ,  G09G3/3413 ,  G09G3/3614 ,  G09G3/3648 ,  G09G2300/0426 ,  G09G2310/0235 ,  G09G2310/0251 ,  G09G2310/0286 ,  G09G2310/061 ,  G09G2310/08 ,  G09G2320/0252 ,  G09G2330/021 ,  G11C19/28 ,  H01L27/0629 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/3262 ,  H01L27/3265 ,  H01L27/3276 ,  H01L29/78663 ,  H01L29/78672 ,  H01L29/7869

Abstract: A gate driver circuit for a display device comprises a shift register. The shift register includes a plurality of flip-flops (200 1 to 200_N). Each of the flip-flops (200_l to 200_N) includes a first transistor (101), a second transistor (102), a third transistor (103), a fourth transistor (104), a fifth transistor (131), a sixth transistor (132), a seventh transistor (133), an eighth transistor (134) a ninth transistor (135), and a capacitor (106). The present invention can decrease the number of transistors that are connected to the capacitor (106).

Abstract translation: 用于显示装置的栅极驱动器电路包括移位寄存器。 移位寄存器包括多个触发器（200 1至200_N）。 每个触发器（200_1至200_N）包括第一晶体管（101），第二晶体管（102），第三晶体管（103），第四晶体管（104），第五晶体管（131），第六晶体管 （132），第七晶体管（133），第八晶体管（134），第九晶体管（135）和电容器（106）。 本发明可以减少连接到电容器（106）的晶体管的数量。

公开(公告)号：WO2017054250A1

公开(公告)日：2017-04-06

申请号：PCT/CN2015/091440

申请日：2015-10-08

Applicant: 深圳市华星光电技术有限公司

Inventor： 葛世民

IPC: G02F1/1343

CPC classification number: H01L29/78663 ,  G02F1/136277 ,  G02F1/1368 ,  G02F2001/136231 ,  G02F2001/13625 ,  G02F2001/136295

Abstract: 一种TFT阵列基板及其制作方法，TFT阵列基板通过同一道光罩工艺在基板（100）上形成底栅电极（12）及公共电极（11），其中底栅电极（12）为金属层（120）与金属氧化物导体层（110）的叠层结构，公共电极（11）为金属氧化物导体层（110）的单层结构，从而能够减少光罩次数，提高生产效率和降低生产成本。