公开(公告)号：WO2018217269A1

公开(公告)日：2018-11-29

申请号：PCT/US2018/021046

申请日：2018-03-06

申请人： SANDISK TECHNOLOGIES LLC

发明人： CHEN, Yangyin ,  PETTI, Christopher J

IPC分类号： H01L27/11502 ,  H01L29/51 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L29/78391 ,  G11C11/22 ,  G11C11/2275 ,  H01L27/11514 ,  H01L27/11597 ,  H01L28/55 ,  H01L28/65 ,  H01L29/516 ,  H01L29/6684

摘要： A non-volatile memory cell stores 1.5 bits of data in three polarization states. The memory cell may have two ferroelectric layers and three electrodes. The energy bands of the ferroelectric layers are adjusted by providing two of the electrodes with different work functions. The difference in the work functions may be significant, such as at least 0.4-0.6 V or more. Two of the electrodes may have equal or similar work functions. For example, the work functions may be equal within a tolerance of +/- 0.1 V. The memory cell can be arranged in various configurations including a FeFET (ferroelectric field effect transistor) and a FeRAM (ferroelectric random access memory). A set of memory cells can be arranged in a string such as a NAND string.

公开(公告)号：WO2017171837A1

公开(公告)日：2017-10-05

申请号：PCT/US2016/025576

申请日：2016-04-01

申请人： INTEL CORPORATION

发明人： O'BRIEN, Kevin P. ,  DOYLE, Brian S. ,  OGUZ, Kaan ,  KUO, Charles C. ,  DOCZY, Mark L. ,  INDUKURI, Tejaswi K.

IPC分类号： H01L43/02 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

CPC分类号： H01L27/1159 ,  G11C11/221 ,  G11C11/223 ,  H01L27/11507 ,  H01L27/11587 ,  H01L29/78391

摘要： A monocrystalline metal-oxide stack including a ferroelectric (FE) tunneling layer and a buffer layer is epitaxially grown on a growth substrate. A first poly crystalline metal electrode layer is deposited over the tunneling layer. A bonding material layer is further deposited over the electrode layer. The bonding material layer is then bonded to a material layer on a front or back side of a host substrate that further comprises a transistor cell. Once bonded, the growth substrate may be removed from the metal-oxide stack to complete a transfer of the metal-oxide stack from the growth substrate to the host substrate. A second poly crystalline metal electrode layer is then deposited over the exposed buffer layer, placing both electrodes in close proximity to the FE tunneling layer.

摘要翻译： 包括铁电（FE）隧穿层和缓冲层的单晶金属氧化物堆叠体在生长衬底上外延生长。 在隧穿层上沉积第一多晶金属电极层。 进一步在电极层上沉积结合材料层。 然后将接合材料层接合到还包括晶体管单元的主基板的正面或背面上的材料层。 一旦结合，可将生长衬底从金属氧化物堆叠移除以完成金属氧化物堆叠从生长衬底到主衬底的转移。 然后在暴露的缓冲层上沉积第二多晶金属电极层，使两个电极紧靠FE隧穿层。

公开(公告)号：WO2017095678A1

公开(公告)日：2017-06-08

申请号：PCT/US2016/063046

申请日：2016-11-21

申请人： MICRON TECHNOLOGY, INC.

发明人： CHAVAN, Ashonita, A. ,  RAMASWAMY, Durai, Vishak Nirmal ,  NAHAR, Manuj

IPC分类号： H01L29/51 ,  H01L21/28 ,  H01L49/02

CPC分类号： H01L27/11507 ,  H01L21/02164 ,  H01L21/28088 ,  H01L21/28097 ,  H01L27/1159 ,  H01L28/55 ,  H01L28/60 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/516 ,  H01L29/517 ,  H01L29/6684 ,  H01L29/78391

摘要： A method used in forming an electronic component comprising conductive material and ferroelectric material comprises forming a non-ferroelectric metal oxide-comprising insulator material over a substrate. A composite stack comprising at least two different composition non-ferroelectric metal oxides is formed over the substrate. The composite stack has an overall conductivity of at least 1 x 10 2 Siemens/cm. The composite stack is used to render the non- ferroelectric metal oxide-comprising insulator material to be ferroelectric. Conductive material is formed over the composite stack and the insulator material. Ferroelectric capacitors and ferroelectric field effect transistors independent of method of manufacture are also disclosed.

摘要翻译： 用于形成包括导电材料和铁电材料的电子部件的方法包括在衬底上形成包含非铁电金属氧化物的绝缘体材料。 包含至少两种不同组成的非铁电金属氧化物的复合叠层形成在衬底上。 该复合叠层的总电导率至少为1×10 2西门子/厘米。 复合叠层用于使包含非铁电金属氧化物的绝缘体材料成为铁电体。 导电材料形成在复合叠层和绝缘体材料上。 还公开了与制造方法无关的铁电电容器和铁电场效应晶体管。

公开(公告)号：WO2015179062A1

公开(公告)日：2015-11-26

申请号：PCT/US2015/027308

申请日：2015-04-23

申请人： MICRON TECHNOLOGY, INC.

发明人： PANDEY, Sumeet C. ,  BI, Lei ,  MEADE, Roy E. ,  TAO, Qian ,  CHAVAN, Ashonita A.

IPC分类号： H01L27/115 ,  H01L21/768

CPC分类号： H01L27/11507 ,  H01L21/28291 ,  H01L27/1159 ,  H01L28/55 ,  H01L29/516 ,  H01L29/6684 ,  H01L29/78391

摘要： A ferroelectric memory cell comprises a ferroelectric crystalline material having a polar and chiral crystal structure without inversion symmetry through an inversion center. The ferroelectric crystalline material does not consist essentially of an oxide of at least one of hafnium (Hf) and zirconium (Zr).

摘要翻译： 铁电存储单元包括具有极性和手性晶体结构的铁电晶体材料，通过反转中心不具有反转对称性。 铁电晶体材料基本上不包括铪（Hf）和锆（Zr）中的至少一种的氧化物。

公开(公告)号：WO2015015700A1

公开(公告)日：2015-02-05

申请号：PCT/JP2014/003356

申请日：2014-06-23

申请人： シャープ株式会社

发明人： 増田　亮一

IPC分类号： H01L27/146 ,  H01L21/336 ,  H01L23/52 ,  H01L27/12 ,  H01L27/144 ,  H01L29/786 ,  H04N5/32 ,  H04N5/335 ,  H04N5/357

CPC分类号： H01L27/14614 ,  H01L27/14609 ,  H01L27/14616 ,  H01L27/14643 ,  H01L27/14658 ,  H01L27/14663 ,  H01L27/14692 ,  H01L29/0649 ,  H01L29/78391 ,  H01L29/78603 ,  H01L29/78624 ,  H01L29/78645 ,  H01L29/78648 ,  H01L31/117

摘要： デバイス動作時の閾値電圧のばらつきを低減する。 ＭＯＳトランジスタのチャネル領域４１に対向して配置された絶縁体層を、シリコン窒化膜８３とシリコン酸化膜８３との積層構造と、ＭＯＳトランジスタのソース領域４３への入力信号を反転させた信号をチャネル領域４１に入力する反転信号入力部とを有し、反転信号入力部は、ＭＯＳトランジスタのゲート電極８１に隣接してゲート電極８１のチャネル領域４１の延長上に形成された別のゲート電極８２と、ＭＯＳトランジスタのソース領域４３に入力する入力信号を、入力信号の入力値に応じて反転させるＣＭＯＳ回路８０とを有して、ＣＭＯＳ回路８０で反転させた信号を別のゲート電極８２に入力する。

摘要翻译： 本发明的目的是减少器件工作时间阈值电压的变化。 一种用于放射线检测的半导体器件，其中：与MOS晶体管的沟道区域（41）相对设置的绝缘层具有包括氮化硅膜（83）和氧化硅膜（83）的堆叠结构。 以及反向信号输入单元，其向所述沟道区域（41）输入到所述MOS晶体管的源极区域（43）的输入信号已被反相的信号。 反相信号输入单元具有：栅极电极（82），其在栅极电极（81）的沟道区域（41）延伸的同时与MOS晶体管的栅电极（81）相邻形成。 以及CMOS电路（80），其根据输入信号的输入值对输入到MOS晶体管的源极区域（43）的输入信号进行反相。 在CMOS电路（80）处已经反相的信号被输入到首先提到的栅电极（82）。

公开(公告)号：WO2013183547A1

公开(公告)日：2013-12-12

申请号：PCT/JP2013/065107

申请日：2013-05-30

申请人： 独立行政法人産業技術総合研究所

发明人： 酒井　滋樹 ,  ジャン　ウェイ ,  高橋　光恵

IPC分类号： H01L21/8246 ,  C23C14/08 ,  H01L27/105

CPC分类号： H01L29/516 ,  H01L21/02197 ,  H01L21/02266 ,  H01L21/28194 ,  H01L21/28291 ,  H01L21/324 ,  H01L29/495 ,  H01L29/513 ,  H01L29/517 ,  H01L29/6684 ,  H01L29/78391

摘要： 200nm以下の強誘電体膜厚でもメモリウィンドウが広く優れたデータ保持特性と優れたパルス書換え耐性等を持つFeFET（強誘電体電界効果トランジスタ）を提供する。ソース領域12とドレイン領域13を有する半導体基体10上に、絶縁体11およびゲート電極導体4がこの順に積層された構造を有するFeFETであって、絶縁体11が基体10上に第一絶縁体1、第二絶縁体2の順に積層されて構成され、第二絶縁体2の主成分がストロンチウムとカルシウムとビスマスとタンタルの酸化物である。

摘要翻译： 提供即使铁电膜厚度为200nm以下也具有宽的存储窗口的铁电场效应晶体管（FeFET），具有优异的数据保存特性，脉冲重写耐久性等。 具有绝缘体（11）和栅电极导体（4）的结构依次层叠在具有源极区域（12）和漏极区域（13）的半导体基体（10）上的FeFET。 绝缘体（11）通过在基体（10）上依次层叠第一绝缘体（1）和第二绝缘体（2）而构成，第二绝缘体（2）主要由 锶，钙，铋和钽。

公开(公告)号：WO2011123238A1

公开(公告)日：2011-10-06

申请号：PCT/US2011/028422

申请日：2011-03-15

申请人： INTERNATIONAL BUSINESS MACHINES CORP. ,  DUBOURDIEU, Catherine A. ,  FRANK, Martin M.

发明人： DUBOURDIEU, Catherine A. ,  FRANK, Martin M.

IPC分类号： H01L21/00

CPC分类号： H01L21/28291 ,  H01L28/55 ,  H01L29/66636 ,  H01L29/6684 ,  H01L29/7804 ,  H01L29/78391 ,  H01L29/7843 ,  H01L29/7848

摘要： A method of controlling ferroelectric characteristics of integrated circuit device components includes forming a ferroelectrically controllable dielectric layer over a substrate; and forming a stress exerting structure proximate the ferroelectrically controllable dielectric layer such that a substantially uniaxial strain is induced in the ferroelectrically controllable dielectric layer by the stress exerting structure; wherein the ferroelectrically controllable dielectric layer comprises one or more of: a ferroelectric oxide layer and a normally non-ferroelectric material layer that does not exhibit ferroelectric properties in the absence of an applied stress.

摘要翻译： 控制集成电路器件部件的铁电特性的方法包括在衬底上形成铁电可控的电介质层; 以及在所述铁电可控电介质层附近形成应力施加结构，使得通过所述应力施加结构在所述铁电可控电介质层中诱发基本上单轴应变; 其中所述铁电可控介电层包括以下中的一种或多种：在没有施加应力的情况下不表现出铁电性能的铁电氧化物层和正常非铁电材料层。

公开(公告)号：WO2007149003A1

公开(公告)日：2007-12-27

申请号：PCT/RU2006/000298

申请日：2006-06-09

申请人： КРИГЕР Юрий Генрихович

发明人： КРИГЕР Юрий Генрихович

IPC分类号： G11B9/02 ,  G11C11/22 ,  G11C7/00

CPC分类号： H01L21/28291 ,  G11C11/22 ,  G11C11/221 ,  H01L27/1159 ,  H01L29/78391

摘要： Разработан способ неразрушаемого счшъшания информации с ферроэлектрической ячейки памяти, снабженной электродами, в котором подают считывающее электрическое напряжение на ее электроды для генерации упругой деформации ферроэлектрической ячейкой памяти и регистрирует данную упругую деформацию полевым транзистором с плавающим затвором и/или проводящи каналом выполненных из материала с пьезоэлектрическими свойствами и по величине тока протекающего через транзистор определяют степень и характер поляризации ферроэлектрической ячейки памяти. Ферроэлектрический элемент памяти содержит полевой транзистор, к которому добавлен пьезоэлемент (1a), являющийся ячейкой памяти Плавающий затвор (1) выполнен на основе пьезоэлектрического материала. Ячейка памяти имеет трехслойную структуру, состоящую из двух электродов (2а) и (26), между которыми расположен пьезоэлектрик, который выполнен из ферроэлектрического материала и расположен поверх плавающего затвора (1) транзистора (Фиг. 1a). Предложенный способ обмена информацией по акустическому каналу, позволяет создать быстрый метод обмена информацией не только между ячейко памяти и считывающим транзистором, но может быть основой метода для обмен информацией в многослойных схемах микропроцессоров и/или между массиво памяти и микропроцессором.

摘要翻译： 用于非破坏性地读取包含在设置有电极的铁电存储单元中的信息的本发明的方法包括：通过铁电单元向电极提供读取电压以产生存储器的弹性变形，记录所述弹性变形 具有浮置栅极和/或导电沟道的场效应晶体管的装置，该栅极和/或导电沟道由表现出压电特性的材料制成，并根据流过该晶体管的电流的大小确定所述强电介质存储单元的极化程度和特性。 铁电存储元件包括与以存储单元形式使用的压电元件（1a）耦合的场晶体管。 浮动栅极（1）由压电材料制成。 存储单元具有由两个电极（2a，2b）和由铁电体材料制成的压电晶体组成的三层结构，插入在所述电极之间并且布置在晶体管的浮置栅极（1）的上方。 通过声道的本发明的信息交换方法使得可以不仅在存储单元和读取晶体管之间形成快速的信息交换处理，而且还可以用作微处理器的多层电路中的信息交换方法和/ 或存储器阵列和微处理器之间。

公开(公告)号：WO2007044034A2

公开(公告)日：2007-04-19

申请号：PCT/US2005/044212

申请日：2005-12-06

申请人： PRESIDENT AND FELLOWS OF HARVARD COLLEGE ,  LIEBER, Charles, M. ,  WU, Yue ,  YAN, Hao

发明人： LIEBER, Charles, M. ,  WU, Yue ,  YAN, Hao

IPC分类号： H01R24/00

CPC分类号： H01L29/0665 ,  B82Y10/00 ,  B82Y30/00 ,  G11C11/22 ,  G11C11/223 ,  G11C11/54 ,  G11C11/56 ,  G11C11/5657 ,  G11C13/003 ,  G11C13/025 ,  G11C2213/16 ,  G11C2213/17 ,  G11C2213/18 ,  G11C2213/75 ,  G11C2213/77 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/78391

摘要： The present invention generally relates to nanotechnology and sub­microelectronic devices that can be used in circuitry and, in some cases, to nanoscale wires and other nanostructures able to encode data. One aspect of the invention provides a nanoscale wire or other nanostructure having a region that is electrically-polarizable, for example, a nanoscale wire may comprise a core and an electrically-polarizable shell. In some cases, the electrically-polarizable region is able to retain its polarization state in the absence of an external electric field. All, or only a portion, of the electrically­polarizable region may be polarized, for example, to encode one or more bits of data. In one set of embodiments, the electrically-polarizable region comprises a functional oxide or a ferroelectric oxide material, for example, BaTiO 3 , lead zirconium titanate, or the like. In some embodiments, the nanoscale wire (or other nanostructure) may further comprise other materials, for example, a separation region separating the electrically­polarizable region from other regions of the nanoscale wire. For example, in a nanoscale wire, one or more intermediate shells may separate the core from the electrically­polarizable shell.

摘要翻译： 本发明一般涉及可用于电路中并且在某些情况下可用于纳米级线和其他能够编码数据的纳米结构的纳米技术和次级微电子器件。 本发明的一个方面提供了具有可电极化的区域的纳米线或其他纳米结构，例如纳米线可以包括核和电极化壳。 在一些情况下，电极化区域能够在没有外部电场的情况下保持其极化状态。 例如，所有或只有一部分电极和可怕极化区域可以被极化，以编码一个或多个数据位。 在一组实施例中，可电极化区域包括功能氧化物或铁电氧化物材料，例如BaTiO 3，钛酸铅锆等。 在一些实施例中，纳米线（或其他纳米结构）可以进一步包括其他材料，例如将纳米级线的其他区域与电和可;的可极化区域分开的分离区域。 例如，在纳米线中，一个或多个中间壳可以将芯与电极和可怕的极化壳分开。

公开(公告)号：WO2007032621A1

公开(公告)日：2007-03-22

申请号：PCT/KR2006/003551

申请日：2006-09-07

申请人： UNIVERSITY OF SEOUL FOUNDATION OF INDUSTRY-ACADEMIC COOPERATION ,  PARK, Byung-Eun

发明人： PARK, Byung-Eun

IPC分类号： H01L27/105

CPC分类号： H01L29/6684 ,  G11C11/22 ,  G11C11/223 ,  H01L29/78391

摘要： Disclosed relates to a ferroelectric memory device that is manufactured easily, operates at low voltage and has excellent data preservation period, and a method of manufacturing the same. In the present invention, a ferroelectric layer (60) is formed on a part corresponding to a channel region (4) on the silicon substrate (1). The ferroelectric layer (60) made of an organic material such as PVDF, etc. shows polarization characteristics at low voltage below 1V, and such polarization characteristics continue over a specific time period, not changed as time goes by. Accordingly, it is possible to manufacture a ferroelectric memory device that operates at low voltage and is manufactured with a simplified structure in a simplified method.

摘要翻译： 本发明涉及容易制造的铁电存储器件及其在低电压下操作并且具有优异的数据保存期的方法及其制造方法。 在本发明中，在对应于硅衬底（1）上的沟道区（4）的部分上形成铁电体层（60）。 由诸如PVDF等的有机材料制成的铁电层（60）在低于1V的低电压下显示极化特性，并且这种偏振特性在特定时间段内持续，不随时间而改变。 因此，可以制造在低电压下工作的铁电存储装置，并且以简化的方法以简化的结构制造。