公开(公告)号：WO2016133677A3

公开(公告)日：2016-10-27

申请号：PCT/US2016015781

申请日：2016-01-29

Applicant: QUALCOMM INC

Inventor： XU JEFFREY JUNHAO ,  LI XIA

IPC: H01L27/115 ,  G11C11/22 ,  H01L21/28 ,  H01L29/66

CPC classification number: H01L29/66833 ,  G11C11/221 ,  H01L21/02148 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/28282 ,  H01L21/28291 ,  H01L21/324 ,  H01L27/088 ,  H01L27/11568 ,  H01L27/11592 ,  H01L29/511 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66568 ,  H01L29/66795 ,  H01L29/6684 ,  H01L29/78 ,  H01L29/785

Abstract: A method of forming an electronic device includes forming an oxygen scavenging layer (230) proximate to a dielectric layer (204) in a gate region of a field effect transistor (FET). An interface layer (214) is between the dielectric layer and a substrate of the FET. The method further includes forming a dipole layer by annealing the oxygen scavenging layer, the dielectric layer, and the interface layer.

Abstract translation: 形成电子器件的方法包括在场效应晶体管（FET）的栅极区域中形成接近电介质层（204）的氧气清除层（230）。 界面层（214）位于电介质层和FET的衬底之间。 该方法还包括通过退火除氧层，电介质层和界面层来形成偶极层。

公开(公告)号：WO2016133677A2

公开(公告)日：2016-08-25

申请号：PCT/US2016/015781

申请日：2016-01-29

Applicant: QUALCOMM INCORPORATED

Inventor： XU, Jeffrey Junhao ,  LI, Xia

IPC: H01L27/115 ,  H01L21/28 ,  H01L29/66 ,  G11C11/22

CPC classification number: H01L29/66833 ,  G11C11/221 ,  H01L21/02148 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/28185 ,  H01L21/28282 ,  H01L21/28291 ,  H01L21/324 ,  H01L27/088 ,  H01L27/11568 ,  H01L27/11592 ,  H01L29/4966 ,  H01L29/511 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66568 ,  H01L29/66795 ,  H01L29/6684 ,  H01L29/78 ,  H01L29/785

Abstract: A method of forming an electronic device includes forming an oxygen scavenging layer proximate to a dielectric layer in a gate region of a field effect transistor (FET). The interface layer is between the dielectric layer and a substrate of the FET. The method further includes forming a dipole layer by annealing the oxygen scavenging layer, the dielectric layer, and the interface layer.

Abstract translation: 形成电子器件的方法包括在场效应晶体管（FET）的栅极区域中形成靠近电介质层的氧气清除层。 界面层位于电介质层和FET的衬底之间。 该方法还包括通过退火除氧层，电介质层和界面层来形成偶极层。

公开(公告)号：WO2016089646A2

公开(公告)日：2016-06-09

申请号：PCT/US2015062092

申请日：2015-11-23

Applicant: QUALCOMM INC

Inventor： LI XIA ,  XU JEFFREY JUNHAO ,  WANG ZHONGZE ,  YANG BIN ,  CHEN XIAONAN ,  LU YU

IPC: H01L21/28 ,  H01L29/66 ,  H01L29/788

CPC classification number: H01L21/28088 ,  G11C16/0408 ,  H01L21/02181 ,  H01L21/28273 ,  H01L21/28291 ,  H01L29/4966 ,  H01L29/516 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/66825 ,  H01L29/6684 ,  H01L29/78391 ,  H01L29/7851 ,  H01L29/7883

Abstract: Non-volatile memory devices and logic devices are fabricated using processes compatible with high dielectric constant/metal gate (HK/MG) processes for increased cell density and larger scale integration. A doped oxide layer, such as a silicon-doped hafnium oxide (HfO2) layer, is implemented as a ferroelectric dipole layer in a non-volatile memory device.

Abstract translation: 使用与高介电常数/金属栅（HK / MG）工艺兼容的工艺制造非易失性存储器件和逻辑器件，用于增加电池密度和更大规模的集成。 掺杂氧化物层，例如掺杂硅的氧化铪（HfO 2）层，在非易失性存储器件中被实现为铁电偶极子层。

公开(公告)号：WO2014170606A1

公开(公告)日：2014-10-23

申请号：PCT/FR2014/050926

申请日：2014-04-16

Applicant: ARKEMA FRANCE

Inventor： DOMINGUES DOS SANTOS, Fabrice ,  LANNUZEL, Thierry

IPC: H01L21/28 ,  C08F214/18 ,  H01G4/14 ,  H01L29/51 ,  H01L29/66 ,  H01L29/78 ,  H01L27/10 ,  H01L51/00 ,  H01L29/861 ,  H01L51/05 ,  H01L27/28 ,  H01L49/02 ,  G11C11/22 ,  H01L21/336

CPC classification number: H01L27/11507 ,  C08F214/22 ,  H01G4/14 ,  H01G4/18 ,  H01G4/33 ,  H01G7/06 ,  H01L21/28291 ,  H01L27/101 ,  H01L27/11502 ,  H01L27/11585 ,  H01L27/1159 ,  H01L27/285 ,  H01L28/40 ,  H01L28/55 ,  H01L29/516 ,  H01L29/6684 ,  H01L29/78391 ,  H01L29/861 ,  H01L51/0034 ,  H01L51/004 ,  H01L51/0043 ,  H01L51/0575 ,  C08F214/26 ,  C08F214/18

Abstract: L'invention concerne un dispositif de mémoire ferroélectrique comprenant au moins une couche qui comprend un polymère ferroélectrique, et au moins deux électrodes de part et d'autre de celle-ci, le polymère ferroélectrique étant de formule générale P(VDF-X-Y), dans laquelle VDF représente des motifs de fluorure de vinylidène, X représente des motifs de trifluoroéthylène ou de tétrafluoroéthylène, et Y représente des motifs issus d'un tiers monomère, la proportion molaire de motifs Y dans le polymère étant inférieure ou égale à 6,5 %.

Abstract translation: 本发明涉及一种强电介质存储器件，其包括至少一层包含铁电聚合物和至少两个电极，所述至少两个电极的两侧，所述铁电聚合物为通式P（VDF-XY），其中VDF为偏二氟乙烯基序，X为 三氟乙烯或四氟乙烯基序，Y是来自第三单体的基序，Y基序在聚合物中的摩尔比例小于或等于6.5％。

公开(公告)号：WO2010097862A1

公开(公告)日：2010-09-02

申请号：PCT/JP2009/005595

申请日：2009-10-23

Applicant: パナソニック株式会社 ,  金子幸広 ,  加藤剛久 ,  田中浩之

Inventor： 金子幸広 ,  加藤剛久 ,  田中浩之

IPC: H01L21/8246 ,  G11C11/22 ,  H01L21/8247 ,  H01L27/105 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L21/28291 ,  G11C11/22 ,  G11C11/223 ,  H01L27/1159 ,  H01L29/516 ,  H01L29/6684 ,  H01L29/78391

Abstract: 　ゲート絶縁膜１３が強誘電体膜からなる第１の電界効果トランジスタからなるメモリ素子２１と、ゲート絶縁膜１６が常誘電体膜からなる第２の電界効果トランジスタからなる選択スイッチング素子２２とを備え、強誘電体膜と常誘電体膜とは化合物半導体からなる半導体膜１４を介して積層されている。強誘電体膜側に、第１の電界効果トランジスタの第１のゲート電極１２が形成され、常誘電体膜側に、第１のゲート電極１２と対向して、第２の電界効果トランジスタの第２のゲート電極１７が形成されており、半導体膜１４は、第１及び第２の電界効果トランジスタと共通のチャネル層を構成している。

Abstract translation: 存储单元设置有存储元件（21），该存储元件包括第一场效应晶体管，其中栅极绝缘膜（13）由铁电体膜制成;以及选择性开关元件（22），其包括第二场效应晶体管，其中 栅极绝缘膜（16）由顺电膜制成。 铁电膜和顺电层与由化合物半导体制成的中间半导体膜（14）层叠。 在铁电体膜侧，形成第一场效应晶体管的第一栅电极（12），在正电解膜侧，形成第二栅电极（17），用于第二场效应晶体管面对第一栅电极 12）。 半导体膜（14）在第一和第二场效应晶体管之间配置公共沟道层。

公开(公告)号：WO2007110950A1

公开(公告)日：2007-10-04

申请号：PCT/JP2006/306496

申请日：2006-03-29

Applicant: 富士通株式会社 ,  丸山 研二 ,  近藤 正雄 ,  佐藤 桂輔

Inventor： 丸山 研二 ,  近藤 正雄 ,  佐藤 桂輔

IPC: H01L21/8246 ,  H01L27/105 ,  H01L29/82 ,  H01L43/06

CPC classification number: H01L21/28291 ,  G11C11/22 ,  H01L29/516 ,  H01L29/6684 ,  H01L29/78391 ,  H01L43/06

Abstract: 【課題】本発明は、不揮発性半導体メモリ等に利用される半導体記憶装置及びその製造方法に関し、記憶保持特性に優れ、微細化及び高集積化が可能な半導体記憶装置及びその製造方法を提供することを目的とする。 【解決手段】半導体記憶装置１は、強誘電性と共に強磁性を示すマルチフェロイク膜９と、マルチフェロイク膜９下方の半導体基板２２界面のチャネル領域２と、チャネル領域２を挟んだ両側に形成されたソース／ドレイン領域３、４と、マルチフェロイク膜９にゲート電圧を印加して誘電分極の向きに対応させて磁化の向きを変化させてデータを書込むゲート電極１０（データ書込み電極）と、チャネル領域２内を流れるキャリアが磁化によりチャネル領域２内に生じた磁場からローレンツ力を受けて生じるキャリアの流れの偏りに基づいてデータを読出すソース／ドレイン電極２８、３０（データ読出し電極）とを有している。

Abstract translation: 本发明的目的是提供一种应用于非易失性半导体存储器等的半导体存储器件及其制造方法，其具有良好的存储保持特性并且可以被精细地小型化和高度集成。 解决问题的手段半导体存储器件（1）由表现出铁电性能和铁磁性能的多层膜（9），半导体衬底（22）的界面中的沟道区（2） 设置在多层膜（9）下方的放置沟道区域（2）的源极和漏极区域（3,4），并分别设置在沟道区域（2）和另一侧的一侧 用于向多层膜（9）施加栅极电压以改变与介电极化方向对应的磁化方向以便写入数据的栅极电极（10）（数据写入电极）（10），源极和漏极（28,30 ）（数据读取电极），用于基于由流过通道（2）的载体的磁化引起的由通道（2）中的磁场引起的由洛伦茨力引起的偏心载流的数据读出数据。

公开(公告)号：WO2018217269A1

公开(公告)日：2018-11-29

申请号：PCT/US2018/021046

申请日：2018-03-06

Applicant: SANDISK TECHNOLOGIES LLC

Inventor： CHEN, Yangyin ,  PETTI, Christopher J

IPC: H01L27/11502 ,  H01L29/51 ,  H01L29/66 ,  H01L29/78

CPC classification number: H01L29/78391 ,  G11C11/22 ,  G11C11/2275 ,  H01L27/11514 ,  H01L27/11597 ,  H01L28/55 ,  H01L28/65 ,  H01L29/516 ,  H01L29/6684

Abstract: A non-volatile memory cell stores 1.5 bits of data in three polarization states. The memory cell may have two ferroelectric layers and three electrodes. The energy bands of the ferroelectric layers are adjusted by providing two of the electrodes with different work functions. The difference in the work functions may be significant, such as at least 0.4-0.6 V or more. Two of the electrodes may have equal or similar work functions. For example, the work functions may be equal within a tolerance of +/- 0.1 V. The memory cell can be arranged in various configurations including a FeFET (ferroelectric field effect transistor) and a FeRAM (ferroelectric random access memory). A set of memory cells can be arranged in a string such as a NAND string.

公开(公告)号：WO2017095678A1

公开(公告)日：2017-06-08

申请号：PCT/US2016/063046

申请日：2016-11-21

Applicant: MICRON TECHNOLOGY, INC.

Inventor： CHAVAN, Ashonita, A. ,  RAMASWAMY, Durai, Vishak Nirmal ,  NAHAR, Manuj

IPC: H01L29/51 ,  H01L21/28 ,  H01L49/02

CPC classification number: H01L27/11507 ,  H01L21/02164 ,  H01L21/28088 ,  H01L21/28097 ,  H01L27/1159 ,  H01L28/55 ,  H01L28/60 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/516 ,  H01L29/517 ,  H01L29/6684 ,  H01L29/78391

Abstract: A method used in forming an electronic component comprising conductive material and ferroelectric material comprises forming a non-ferroelectric metal oxide-comprising insulator material over a substrate. A composite stack comprising at least two different composition non-ferroelectric metal oxides is formed over the substrate. The composite stack has an overall conductivity of at least 1 x 10 2 Siemens/cm. The composite stack is used to render the non- ferroelectric metal oxide-comprising insulator material to be ferroelectric. Conductive material is formed over the composite stack and the insulator material. Ferroelectric capacitors and ferroelectric field effect transistors independent of method of manufacture are also disclosed.

Abstract translation: 用于形成包括导电材料和铁电材料的电子部件的方法包括在衬底上形成包含非铁电金属氧化物的绝缘体材料。 包含至少两种不同组成的非铁电金属氧化物的复合叠层形成在衬底上。 该复合叠层的总电导率至少为1×10 2西门子/厘米。 复合叠层用于使包含非铁电金属氧化物的绝缘体材料成为铁电体。 导电材料形成在复合叠层和绝缘体材料上。 还公开了与制造方法无关的铁电电容器和铁电场效应晶体管。

公开(公告)号：WO2015179062A1

公开(公告)日：2015-11-26

申请号：PCT/US2015/027308

申请日：2015-04-23

Applicant: MICRON TECHNOLOGY, INC.

Inventor： PANDEY, Sumeet C. ,  BI, Lei ,  MEADE, Roy E. ,  TAO, Qian ,  CHAVAN, Ashonita A.

IPC: H01L27/115 ,  H01L21/768

CPC classification number: H01L27/11507 ,  H01L21/28291 ,  H01L27/1159 ,  H01L28/55 ,  H01L29/516 ,  H01L29/6684 ,  H01L29/78391

Abstract: A ferroelectric memory cell comprises a ferroelectric crystalline material having a polar and chiral crystal structure without inversion symmetry through an inversion center. The ferroelectric crystalline material does not consist essentially of an oxide of at least one of hafnium (Hf) and zirconium (Zr).

Abstract translation: 铁电存储单元包括具有极性和手性晶体结构的铁电晶体材料，通过反转中心不具有反转对称性。 铁电晶体材料基本上不包括铪（Hf）和锆（Zr）中的至少一种的氧化物。

公开(公告)号：WO2013183547A1

公开(公告)日：2013-12-12

申请号：PCT/JP2013/065107

申请日：2013-05-30

Applicant: 独立行政法人産業技術総合研究所

Inventor： 酒井　滋樹 ,  ジャン　ウェイ ,  高橋　光恵

IPC: H01L21/8246 ,  C23C14/08 ,  H01L27/105

CPC classification number: H01L29/516 ,  H01L21/02197 ,  H01L21/02266 ,  H01L21/28194 ,  H01L21/28291 ,  H01L21/324 ,  H01L29/495 ,  H01L29/513 ,  H01L29/517 ,  H01L29/6684 ,  H01L29/78391

Abstract: 200nm以下の強誘電体膜厚でもメモリウィンドウが広く優れたデータ保持特性と優れたパルス書換え耐性等を持つFeFET（強誘電体電界効果トランジスタ）を提供する。ソース領域12とドレイン領域13を有する半導体基体10上に、絶縁体11およびゲート電極導体4がこの順に積層された構造を有するFeFETであって、絶縁体11が基体10上に第一絶縁体1、第二絶縁体2の順に積層されて構成され、第二絶縁体2の主成分がストロンチウムとカルシウムとビスマスとタンタルの酸化物である。

Abstract translation: 提供即使铁电膜厚度为200nm以下也具有宽的存储窗口的铁电场效应晶体管（FeFET），具有优异的数据保存特性，脉冲重写耐久性等。 具有绝缘体（11）和栅电极导体（4）的结构依次层叠在具有源极区域（12）和漏极区域（13）的半导体基体（10）上的FeFET。 绝缘体（11）通过在基体（10）上依次层叠第一绝缘体（1）和第二绝缘体（2）而构成，第二绝缘体（2）主要由 锶，钙，铋和钽。