-
公开(公告)号：CN1321439C
公开(公告)日：2007-06-13
申请号：CN200310114261.8
申请日：2003-11-06
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/288 , H01L21/445
CPC分类号： H01L21/76843 , H01L21/288 , H01L21/76849 , H01L21/76858 , H01L21/76886
摘要： 本发明提供一种铜导线的无电镀方法。此铜导线的无电镀方法包含下列步骤：首先，提供一基材，此基材具有导电区域与非导电区域，其中导电区域由铜导线构成；接着，在导电区域的表面覆盖金属薄膜；然后，清洁基材的表面。并更进一步的将金属薄膜进行热处理，使金属薄膜与导电区域的金属材质形成合金层，例如是镍铜合金层。
-
公开(公告)号：CN1271474C
公开(公告)日：2006-08-23
申请号：CN200310124030.5
申请日：2003-12-31
申请人： 台湾积体电路制造股份有限公司
CPC分类号： G03F1/20 , G03B27/42 , G03F1/00 , G03F7/70475
摘要： 本发明公开了一种转移光罩图形的方法与装置以及制造光罩的方法，可藉以补偿光罩接合区(Stitching Area)因为接合效应(Stitching Effect)所产生的误差。本发明的转移光罩图形的方法至少包括以下步骤。首先，提供用以产生一光罩的一数据文件，并将此数据文件分成复数个部分，其中每一部分包括一主要图形区与一邻近该主要图形区的接合区，且此接合区至少包括一几何图形。然后，于接合区形成一组几何特征，其中于一照射过程后此组几何特征形成一半色调灰阶曝光剂量分布。
-
公开(公告)号：CN1264204C
公开(公告)日：2006-07-12
申请号：CN03105172.3
申请日：2003-03-05
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/311 , H01L21/28
摘要： 一种形成不同栅极间隙壁宽度的方法，首先，提供一基底，其上具有第一、第二、及第三栅极，在第一、第二、及第三栅极的侧壁各依序形成第一及第二间隙壁，其中第二间隙壁底部覆盖部份的第一间隙壁；接着，在第一栅极上方形成第一遮蔽层并等向性蚀刻未被遮蔽的第一间隙壁，使其同时下陷及底切至第一深度；去除第一遮蔽层后，在第一及第二栅极上方形成第二遮蔽层并等向性蚀刻未被遮蔽的第一间隙壁，使其同时下陷及底切至第二深度；最后，依序去除第二遮蔽层及第二间隙壁，以分别在这些栅极的侧壁形成不同宽度的间隙壁；本发明仅需在栅极表面形成两绝缘层，就可形成不同宽度的栅极间隙壁，因此非常适用于嵌入式内存、混合信号电路甚至是系统芯片(SOC)；另，本发明以等向性蚀刻配合局部蚀刻的方式形成不同宽度的间隙壁，可有效简化制程及降低制造成本。
-
公开(公告)号：CN1263104C
公开(公告)日：2006-07-05
申请号：CN03122496.2
申请日：2003-04-28
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/3105 , H01L21/283
摘要： 本发明涉及一种半导体结构的制造方法，其是在衬底的第一表面上形成高介电常数(High Dielectric Constant；High k)薄膜后，且在任何高温热处理步骤前，先利用含卤素(Halogen)化学物对与衬底的第一表面相对的衬底第二表面进行背面清洗，以去除第二表面或第一表面边缘上的高介电常数材料污染；采用本发明的制造方法，不仅可防止交互污染，还可确保组件品质与制备可靠度。
-
公开(公告)号：CN1542912A
公开(公告)日：2004-11-03
申请号：CN200410033425.9
申请日：2004-04-07
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/02
CPC分类号： H01L21/823468 , H01L21/3105 , H01L21/3144 , H01L21/823456 , H01L29/6656
摘要： 一种半导体组件的多重间隙壁宽度(MultipleSpacer Widths)的制造方法，其在半导体组件的侧壁上形成第一间隙壁后，再进行选择性沉积(SelectiveDeposition)处理，以使第一间隙壁的表面产生悬浮键(Dangling Bonds)，而使后续沉积的第二间隙壁的材料层仅与具有悬浮键的第一间隙壁的表面反应，进而改变位于第一间隙壁上的第二间隙壁的材料层的性质。如此一来，即可轻易去除沉积于第一间隙壁以外未参与反应的第二间隙壁的材料层，而形成具有一间隙壁与二间隙壁的宽度的间隙壁结构。
-
公开(公告)号：CN102749811B
公开(公告)日：2015-03-25
申请号：CN201210222498.7
申请日：2005-06-03
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G03F7/20
CPC分类号： G03B27/52 , G03F7/70333
摘要： 本发明公开一种以倾斜掩膜板或晶片进行多焦点扫描的方法，于光刻步进及扫描投影系统中实现于两或多个失焦位置之两或多个失焦晶片图像之分离重叠的方法。该方法包含使掩膜板及晶片中之一个相对于扫描方向倾斜，以及将光束分开于位于该掩膜板之不同失焦区中之至少两个发光区域。
-
公开(公告)号：CN100343990C
公开(公告)日：2007-10-17
申请号：CN03108821.X
申请日：2003-03-26
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/532 , H01L21/768 , H01L21/31 , H01L21/3205
摘要： 一种半导体结构及其制造方法，其在导体区完成后，利用例如选择性反应(Selective Reaction)、等离子体表面处理(Plasma Surface treatment)或离子注入(Ion Implanation)等方式来钝化(Passivate)导体区间的绝缘区表面，借以防止导体区的原子沿绝缘区表面扩散至绝缘区中。
-
公开(公告)号：CN1328759C
公开(公告)日：2007-07-25
申请号：CN200410033425.9
申请日：2004-04-07
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/02
CPC分类号： H01L21/823468 , H01L21/3105 , H01L21/3144 , H01L21/823456 , H01L29/6656
摘要： 一种半导体组件的多重间隙壁宽度(Multiple Spacer Widths)的制造方法，其在半导体组件的侧壁上形成第一间隙壁后，再进行选择性沉积(SelectiveDeposition)处理，以使第一间隙壁的表面产生悬浮键(Dangling Bonds)，而使后续沉积的第二间隙壁的材料层仅与具有悬浮键的第一间隙壁的表面反应，进而改变位于第一间隙壁上的第二间隙壁的材料层的性质。如此一来，即可轻易去除沉积于第一间隙壁以外未参与反应的第二间隙壁的材料层，而形成具有一间隙壁与二间隙壁的宽度的间隙壁结构。
-
公开(公告)号：CN1282224C
公开(公告)日：2006-10-25
申请号：CN200410005297.7
申请日：2004-02-18
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/283 , H01L21/31 , H01L21/324 , H01L21/336 , H01L21/8234
CPC分类号： H01L21/28185 , H01L21/28194 , H01L29/517 , H01L29/66583
摘要： 一种半导体结构的制造方法，其在部分的闸极介电薄膜上形成金属闸极后，利用例如热处理(Thermal Treatment)的方式使位于金属闸极下方的闸极介电薄膜转变成高介电常数(High-k)介电层。如此一来，即可顺利地将闸极介电薄膜转化形成具有高介电常数闸极介电层以及金属闸极的半导体结构。
-
公开(公告)号：CN1721997A
公开(公告)日：2006-01-18
申请号：CN200510078229.8
申请日：2005-06-03
申请人： 台湾积体电路制造股份有限公司
CPC分类号： G03B27/52 , G03F7/70333
摘要： 本案公开一种于光刻步进及扫描投影系统中实现于两或多个失焦位置之两或多个失焦晶片图像之分离重叠的方法。该方法包含使掩膜板及晶片中之一个相对于扫描方向倾斜，以及将光束分开于位于该掩膜板之不同失焦区中之至少两个发光区域。
-
-
-
-
-
-
-
-
-
搜索结果
29 条记录 (耗时 0.034 秒)
