公开(公告)号：CN100517668C

公开(公告)日：2009-07-22

申请号：CN200510073527.8

申请日：2005-06-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄泰钧 ,  姚志翔 ,  万文恺

IPC: H01L23/48 ,  H01L23/52 ,  H01L21/28 ,  H01L21/44 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/02125 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05009 ,  H01L2224/05076 ,  H01L2224/05083 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05096 ,  H01L2224/05147 ,  H01L2224/05157 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05576 ,  H01L2224/05624 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/48724 ,  H01L2224/48799 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01058 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/05042 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01077 ,  H01L2224/48824 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明涉及一种接合垫结构。集成电路晶片的接合垫结构中，有一应力缓冲层介于接合垫层与最上层内连线层的金属层之间，以避免晶圆的探针测试与封装撞击对接合垫所造成的破坏。该应力缓冲层为一导电材料，其杨氏模数、硬度、强度或坚韧度大于最上层内连线层的金属层或该接合垫层的杨氏模数、硬度、强度或坚韧度。为改善粘合与接合的强度，可将应力缓冲层的底部修改为各种不同形式，如嵌于保护层的环状、网状或连锁栅格结构，在应力缓冲层中可以有多个孔洞，其由接合垫层将之填满。本发明所述接合垫结构，提供较佳的机械完整性。可避免应力造成的失效与接垫剥离的问题，而大大增加接合的可靠度。

公开(公告)号：CN100358125C

公开(公告)日：2007-12-26

申请号：CN200510075182.X

申请日：2005-06-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万文恺 ,  夏劲秋

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/7684

Abstract: 本发明提供一种集成电路中的半导体装置及形成内连线结构的方法。在一半导体基底上形成一介电层，在该介电层中形成一开口，在该开口的内壁与该介电层上形成一阻障层，在该阻障层上沉积一导电层并填充该开口。然后，对该导电层进行一平坦化步骤，用以形成该内连线结构，且该内连线结构的顶部表面的边缘不低于该阻障层的顶部表面。本发明所述集成电路中的半导体装置及形成内连线结构的方法，通过研磨速率的调整，可有助于避免内连线结构与阻障层界面间的孔洞的形成。此外，凸形内连线结构有助于在后续沉积覆盖层时产生更好的覆盖效果，进而提升凸形内连线结构元件的可靠度。

公开(公告)号：CN1770432A

公开(公告)日：2006-05-10

申请号：CN200510102676.2

申请日：2005-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚志翔 ,  黄泰钧 ,  纪冠守 ,  郑志成 ,  梁明硕 ,  万文恺 ,  夏劲秋 ,  梁孟松

IPC: H01L23/00 ,  H01L27/02

CPC classification number: H01L21/78 ,  B28D5/0011 ,  H01L21/76224 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供一种密封环结构、半导体晶圆与降低切割引起应力影响的方法，所述密封环结构，适用于保护一集成电路晶片的一核心电路区，包括：一金属化层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及一插栓，位于该插栓次层内且大体对准于该桥接物，其中该插栓具有大体相同于该桥接物的宽度的一宽度。本发明所述的密封环结构、半导体晶圆与降低切割引起应力影响的方法，可限制与阻止来自集成电路晶片的边缘处的裂痕的推进。

公开(公告)号：CN1574280A

公开(公告)日：2005-02-02

申请号：CN200310100539.6

申请日：2003-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚志翔 ,  万文恺 ,  黄泰钧 ,  夏劲秋

IPC: H01L21/768

CPC classification number: H01L23/528 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种应用于半导体集成电路制成中内连线错误的改善图案。此内连线错误的改善图案是应用于金属层/介电层/金属层的结构，在其中一金属层的其它区域加上辅助图案，利用这些辅助物所造成的热应力梯度来集中金属层中的空缺，以防止用以连接两金属层的中介插塞底部产生孔洞。

公开(公告)号：CN1542923A

公开(公告)日：2004-11-03

申请号：CN03122496.2

申请日：2003-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭宝庆 ,  林义雄 ,  雷明达 ,  刘埃森 ,  林佳惠 ,  林正忠 ,  万文恺 ,  黄桂武

IPC: H01L21/3105 ,  H01L21/283

Abstract: 本发明涉及一种半导体结构的制造方法，其是在基材的第一表面上形成高介电常数(High Dielectric Constant；High k)薄膜后，且在任何高温热处理步骤前，先利用含卤素(Halogen)化学物对与基材的第一表面相对的基材第二表面进行背面清洗，以去除第二表面或第一表面边缘上的高介电常数材料污染；采用本发明的制造方法，不仅可防止交互污染，还可确保组件品质与制备可靠度。

公开(公告)号：CN1532928A

公开(公告)日：2004-09-29

申请号：CN03108821.X

申请日：2003-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄桂武 ,  刘埃森 ,  彭宝庆 ,  雷明达 ,  万文恺 ,  林正忠 ,  林义雄 ,  林佳惠

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/31 ,  H01L21/3205

Abstract: 一种半导体结构及其制造方法，其在导体区完成后，利用例如选择性反应(Selective Reaction)、等离子体表面处理(Plasma Surface treatment)或离子植入(Ion Implanation)等方式来钝化(Passivate)导体区间的绝缘区表面，借以防止导体区的原子沿绝缘区表面扩散至绝缘区中。

公开(公告)号：CN101246873A

公开(公告)日：2008-08-20

申请号：CN200710128653.8

申请日：2007-07-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶震南 ,  姚志翔 ,  万文恺 ,  郑价言

IPC: H01L23/522

CPC classification number: H01L23/485 ,  H01L21/76808 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路的结构，其包括：半导体基底；金属化层，在该半导体基底上方；第一介电层，在该半导体基底与该金属化层之间；第二介电层，在该半导体基底与该金属化层之间，其中该第二介电层在该第一介电层上方；以及接触插塞，其具有上部及下部，该上部在该第二介电层中，该下部在该第一介电层中，其中该接触插塞电连接该金属化层中的金属线，且在该上部与该下部之间的界面，该接触插塞是不连续的。本发明可以有效地解决接触插塞与较高的深宽比有关的问题，并可以降低寄生电容。

公开(公告)号：CN100401501C

公开(公告)日：2008-07-09

申请号：CN200510102676.2

申请日：2005-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚志翔 ,  黄泰钧 ,  纪冠守 ,  郑志成 ,  梁明硕 ,  万文恺 ,  夏劲秋 ,  梁孟松

IPC: H01L23/00 ,  H01L27/02

CPC classification number: H01L21/78 ,  B28D5/0011 ,  H01L21/76224 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供一种密封环结构、半导体晶圆与降低切割引起应力影响的方法，所述密封环结构，适用于保护一集成电路晶片的一核心电路区，包括：一金属化层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及一插栓，位于该插栓次层内且大体对准于该桥接物，其中该插栓具有大体相同于该桥接物的宽度的一宽度。本发明所述的密封环结构、半导体晶圆与降低切割引起应力影响的方法，可限制与阻止来自集成电路晶片的边缘处的裂痕的推进。

公开(公告)号：CN1321439C

公开(公告)日：2007-06-13

申请号：CN200310114261.8

申请日：2003-11-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万文恺 ,  林义雄 ,  雷明达 ,  彭宝庆 ,  林正忠 ,  林佳惠 ,  刘埃森

IPC: H01L21/288 ,  H01L21/445

CPC classification number: H01L21/76843 ,  H01L21/288 ,  H01L21/76849 ,  H01L21/76858 ,  H01L21/76886

Abstract: 本发明提供一种铜导线的无电镀方法。此铜导线的无电镀方法包含下列步骤：首先，提供一基材，此基材具有导电区域与非导电区域，其中导电区域由铜导线构成；接着，在导电区域的表面覆盖金属薄膜；然后，清洁基材的表面。并更进一步的将金属薄膜进行热处理，使金属薄膜与导电区域的金属材质形成合金层，例如是镍铜合金层。

公开(公告)号：CN1263104C

公开(公告)日：2006-07-05

申请号：CN03122496.2

申请日：2003-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭宝庆 ,  林义雄 ,  雷明达 ,  刘埃森 ,  林佳惠 ,  林正忠 ,  万文恺 ,  黄桂武

IPC: H01L21/3105 ,  H01L21/283

Abstract: 本发明涉及一种半导体结构的制造方法，其是在衬底的第一表面上形成高介电常数(High Dielectric Constant；High k)薄膜后，且在任何高温热处理步骤前，先利用含卤素(Halogen)化学物对与衬底的第一表面相对的衬底第二表面进行背面清洗，以去除第二表面或第一表面边缘上的高介电常数材料污染；采用本发明的制造方法，不仅可防止交互污染，还可确保组件品质与制备可靠度。