-
公开(公告)号：CN100576979C
公开(公告)日：2009-12-30
申请号：CN200580021022.5
申请日：2005-06-24
Applicant: 揖斐电株式会社
CPC classification number: H01L21/6835 , H01L21/4857 , H01L2221/68345 , H01L2221/68363 , H01L2224/05001 , H01L2224/16 , H01L2224/16235 , H01L2924/0102 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/19041 , H01L2924/30105 , H01L2924/3011 , H05K1/162 , H05K3/4602 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09518 , H05K2201/09718 , H05K2203/0353 , Y10T29/435 , Y10T29/49117 , Y10T29/49124 , Y10T29/49128 , Y10T29/49147 , Y10T29/49155 , Y10T29/49165
Abstract: 本发明提供一种印刷配线板及其制造方法。在本发明的印刷配线板(10)中，上部电极连接部(52)的上部电极连接部第1部(52a)不与电容器部(40)接触地沿上下方向贯穿电容器部(40)，上部电极连接部(52)从上部电极连接部第2部(52b)经由设于电容器部(40)的上方的上部电极连接部第3部(52c)与上部电极(42)连接。另外，下部电极连接部(51)以不与电容器部(40)的上部电极(42)接触但与下部电极(41)接触的方式沿上下方向贯穿电容器部(40)。因此，在所堆积的过程中，即使用具有以2张金属箔夹持高介电层的结构以后成为电容器部(40)的高介电电容片覆盖了全表面之后，也能形成上部电极连接部(52)和下部电极连接部(51)。
-
公开(公告)号：CN101199247A
公开(公告)日：2008-06-11
申请号：CN200680021236.7
申请日：2006-06-13
Applicant: 揖斐电株式会社
Inventor： 苅谷隆
CPC classification number: H05K1/11 , H01L23/50 , H01L23/5383 , H01L23/5384 , H01L24/16 , H01L2224/131 , H01L2224/16 , H01L2224/81192 , H01L2224/81815 , H01L2924/0001 , H01L2924/00011 , H01L2924/00014 , H01L2924/01012 , H01L2924/01019 , H01L2924/0102 , H01L2924/01025 , H01L2924/01046 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01084 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H05K1/113 , H05K1/162 , H05K3/4602 , H05K3/4652 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09518 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10674 , H01L2924/014 , H01L2224/13099 , H01L2924/00 , H01L2224/0401
Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此，即使各处理器核心(81A、81B)的电位瞬间降低，也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。
-
公开(公告)号：CN1879459A
公开(公告)日：2006-12-13
申请号：CN200580001213.5
申请日：2005-01-28
Applicant: 揖斐电株式会社
IPC: H05K3/46
Abstract: 多层印刷配线板(10)包括：核心基板(20)；积层(30)，其形成于该核心基板(20)上，并在上表面设置有导体图案(32)；低弹性模量层(40)，其形成于该积层(30)上；焊盘(52)，其设置在该低弹性模量层(40)的上表面，通过焊垫(66)与半导体芯片(70)连接；以及导体柱(50)，其贯通低弹性模量层(40)，将焊盘(52)和导体图案(32)电连接，导体柱(50)的上部和下部的直径均为80μm，中间部的直径为35μm，高度为200μm。该导体柱(50)的长径比Rasp(高度/最小直径)为5.7，最大直径/最小直径为2.3。
-
公开(公告)号：CN1182767C
公开(公告)日：2004-12-29
申请号：CN99816643.X
申请日：1999-05-13
Applicant: 揖斐电株式会社
IPC: H05K3/46
CPC classification number: H05K3/4661 , H05K3/108 , H05K3/381 , H05K3/383 , H05K3/384 , H05K3/385 , H05K3/421 , H05K2201/0195 , H05K2201/09509 , Y10T428/24273
Abstract: 本发明的目的是提出一种采用使非电解镀膜与电解镀膜紧密贴合性优异的半添加法构成导体电路时，不会导致抗镀层的剥离的制造技术方案。本发明的特征是在表面粗糙化的绝缘层上形成导体电路的印刷配线板上，将上述导体电路其绝缘层一侧由非电解镀膜构成，而其相反一侧则由电解镀膜构成，同时，将该绝缘层一侧构成的上述非电解镀膜追随绝缘层的粗糙化的表面形成。此外，该印刷配线板的特征是通过在表面粗糙化的绝缘层上紧接着该绝缘层的粗糙面在绝缘层的粗糙表面形成非电解镀膜的半添加法来制造的。
-
公开(公告)号：CN103731982B
公开(公告)日：2017-01-04
申请号：CN201310481708.9
申请日：2013-10-15
Applicant: 揖斐电株式会社
CPC classification number: H05K1/0298 , H01L24/14 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/12042 , H01L2924/15192 , H01L2924/15311 , H05K3/3436 , H05K3/4007 , H05K3/4644 , H05K3/4694 , H05K2201/10159 , H01L2924/00
Abstract: 本发明提供具有高可靠性的布线板及其制造方法。布线板（100）具有：层间绝缘层（39a）；导体层（37c），其形成在层间绝缘层（39a）上；阻焊层（40a），其设置在层间绝缘层（39a）上；开口部40d），其贯通阻焊层（40a）；开口部（40c），其形成在阻焊层（40a）上；以及布线构造体（10），其配置在形成有开口部（40c）的位置，具有绝缘层120）和绝缘层（120）上的导体图案（111）。导体图案（111）的图案宽度比形成在导体层（37c）上的导体图案的图案宽度小。
-
Patent Agency Ranking
公开(公告)号：CN103369816B
公开(公告)日：2016-06-01
申请号：CN201310109960.7
申请日：2013-03-29
Applicant: 揖斐电株式会社
CPC classification number: H05K3/305 , H01L21/563 , H01L23/49816 , H01L23/49827 , H01L23/49894 , H01L23/5382 , H01L23/5383 , H01L23/5384 , H01L24/03 , H01L24/16 , H01L24/81 , H01L25/50 , H01L2224/0401 , H01L2224/131 , H01L2224/16225 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2224/81192 , H01L2924/12042 , H01L2924/1436 , H01L2924/15192 , H01L2924/15311 , H05K1/115 , H05K3/10 , H05K3/103 , H05K3/20 , H05K3/32 , H05K3/4602 , H05K3/4658 , H05K3/4694 , H05K2201/10159 , H05K2201/10378 , H05K2201/1053 , Y10T29/49128 , Y10T29/49165 , H01L2924/00 , H01L2924/014
Abstract: 本发明提供一种具有高可靠性的电路板及其制造方法。电路板(100)具备：层间绝缘层(26a)；导体层(35a)，其形成在层间绝缘层(26a)上；层间绝缘层(39a)，其设置在层间绝缘层(26a)上和导体层(35a)上；布线结构体(10)，其配置在层间绝缘层(26a)上，具有绝缘层(110)和绝缘层(110)上的导体图案(111)；以及通路导体(38c)，其形成在层间绝缘层(39a)的内部，连接导体层(35a)和导体层(37c)。
-
公开(公告)号：CN104582261A
公开(公告)日：2015-04-29
申请号：CN201410566488.4
申请日：2014-10-22
Applicant: 揖斐电株式会社
CPC classification number: H05K3/4691 , H05K2201/0187 , H05K2203/308 , H05K3/4644 , H05K2201/09509 , H05K2201/09563 , H05K2201/096
Abstract: 本发明的课题在于提供一种能够细间距化的刚挠结合线路板和刚挠结合线路板的制造方法。由于在载体(12z)上同时制成挠性基板和刚性基板，因而导通孔导体(60F)、(60S)不贯通覆盖层(80F)、(80S)和层间树脂绝缘层而仅贯通层间树脂绝缘层(50S)、(50F)。由此，能够实现导通孔导体的焊盘部的小型化，能够以细间距形成刚挠结合线路板。
-
公开(公告)号：CN102438401B
公开(公告)日：2015-01-28
申请号：CN201110258372.0
申请日：2004-12-06
Applicant: 揖斐电株式会社
IPC: H05K1/16
CPC classification number: H05K1/162 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K3/4602 , H05K2201/0133 , H05K2201/0175 , H05K2201/0179 , H05K2201/0187 , H05K2201/09509 , H05K2201/09518 , H05K2201/09563 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10522 , H05K2201/10734
Abstract: 一种多层印制线路板，具有通过使隔着绝缘层层叠多层的布线图形之间利用导通孔进行电连接来构成的积层部；安装部，表面安装有与布线图形电连接的半导体元件；以及层状电容器部，在安装部和积层部之间具有陶瓷制的高电介质层以及夹住该高电介质层的第1和第2层状电极，第1和第2层状电极的一方与半导体元件的电源线连接，另一方与接地线连接，与第1层状电极连接的导通孔贯通第1层状电极，二者通过前述导通孔的侧壁和第1层状电极的侧壁进行连接，安装部具有与半导体元件的电极连接的多个焊盘，电连接在与第1/2层状电极同电位的焊盘上并以非接触状态通过第2/1层状电极的棒状端子的数量比与第1/2层状电极同电位的焊盘的数量少。
-
公开(公告)号：CN1853452B
公开(公告)日：2014-06-11
申请号：CN200480026732.2
申请日：2004-12-06
Applicant: 揖斐电株式会社
IPC: H05K3/46
CPC classification number: H05K1/162 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K3/4602 , H05K2201/0133 , H05K2201/0175 , H05K2201/0179 , H05K2201/0187 , H05K2201/09509 , H05K2201/09518 , H05K2201/09563 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10522 , H05K2201/10734
Abstract: 多层印制线路板(10)具有：安装部(60)，把与布线图形(32)等电连接的半导体元件安装在表面上；以及层状电容器部(40)，具有陶瓷制的高电介质层(43)以及夹住该高电介质层(43)的第1和第2层状电极(41、42)，第1和第2层状电极(41、42)的一方与半导体元件的电源线连接，另一方与接地线连接。在该多层印制线路板(10)中，由于在电源线和接地线之间连接的层状电容器部(40)的高电介质层(43)是陶瓷制的，因而可增大层状电容器部(40)的静电电容。因此，即使在容易发生电位瞬时下降的状况下，也能取得充分的去耦效果。
-
公开(公告)号：CN101827490B
公开(公告)日：2013-10-09
申请号：CN201010170644.7
申请日：2004-12-06
Applicant: 揖斐电株式会社
CPC classification number: H05K1/162 , H05K1/0231 , H05K1/0271 , H05K1/113 , H05K3/4602 , H05K2201/0133 , H05K2201/0175 , H05K2201/0179 , H05K2201/0187 , H05K2201/09509 , H05K2201/09518 , H05K2201/09563 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10522 , H05K2201/10734
Abstract: 多层印制线路板(10)具有：安装部(60)，把与布线图形(32)等电连接的半导体元件安装在表面上；以及层状电容器部(40)，具有陶瓷制的高电介质层(43)以及夹住该高电介质层(43)的第1和第2层状电极(41、42)，第1和第2层状电极(41、42)的一方与半导体元件的电源线连接，另一方与接地线连接。在该多层印制线路板(10)中，由于在电源线和接地线之间连接的层状电容器部(40)的高电介质层(43)是陶瓷制的，因而可增大层状电容器部(40)的静电电容。因此，即使在容易发生电位瞬时下降的状况下，也能取得充分的去耦效果。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.022 seconds)
