公开(公告)号：CN105393363A

公开(公告)日：2016-03-09

申请号：CN201480034461.9

申请日：2014-05-02

Applicant: 三菱电机株式会社

Inventor： 海老原洪平 ,  三浦成久 ,  浜田宪治 ,  大久野幸史

IPC: H01L29/861 ,  G03F1/70 ,  H01L21/329 ,  H01L29/06 ,  H01L29/41 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L29/0619 ,  H01L21/0465 ,  H01L21/765 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

Abstract: 本发明的目的在于，提供一种具备能够在抑制制造时的抗蚀剂垮塌的同时有效地缓和电场集中的终端区域的半导体器件及其制造方法。本发明的半导体器件具备：形成于由第1导电类型的宽能带隙半导体构成的半导体基板的半导体元件(110)；以及在俯视时包围半导体元件(110)而形成于半导体基板(1)的第2导电类型的多个环状区域(2)，多个环状区域(2)中的至少一个具备使该环状区域(2)的在俯视时内侧和外侧在俯视时连通的一个以上的隔开区域(5)。

公开(公告)号：CN102947934B

公开(公告)日：2015-12-02

申请号：CN201080067692.1

申请日：2010-06-24

Applicant: 三菱电机株式会社

Inventor： 古川彰彦 ,  香川泰宏 ,  三浦成久 ,  日野史郎 ,  中田修平 ,  大塚健一 ,  渡边昭裕 ,  今泉昌之

IPC: H01L27/04 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/08 ,  H01L27/088 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/78 ,  H01L21/0485 ,  H01L27/088 ,  H01L29/0696 ,  H01L29/45 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7805 ,  H01L29/7815

Abstract: 在具备感测焊盘的进行高速转换的功率半导体器件中，由于在进行转换时流过位移电流并与该电流通路的阻抗相互作用，而在感测焊盘下部的阱区产生高电压，有时由于高电压而导致如栅绝缘膜那样的薄的绝缘膜被介质击穿从而破坏功率半导体器件。本发明的功率半导体器件具备设置在感测焊盘下部的阱区之上、并贯通比栅绝缘膜厚的场绝缘膜来与源极焊盘连接的感测焊盘阱接触孔，因此能够提高可靠性。

公开(公告)号：CN102473723B

公开(公告)日：2014-12-03

申请号：CN200980160038.2

申请日：2009-07-15

Applicant: 三菱电机株式会社

Inventor： 渡边昭裕 ,  中田修平 ,  三浦成久

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/04 ,  H01L29/12

CPC classification number: H01L29/7811 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068

Abstract: 在高速地进行转换的功率用半导体装置中，由于转换时流过位移电流而产生高电压，有时如栅极绝缘膜那样的薄的绝缘膜的绝缘被破坏。本发明的半导体装置具备：第1导电型的半导体衬底(80)；形成于所述半导体衬底的第1主面的第1导电型的漂移层(70)；形成于所述漂移层的表层的一部分的第2导电型的第1阱区域(50)；在所述漂移层的表层的一部分处与所述第1阱区域隔开间隔地设置的从上面看到的面积比所述第1阱区域小的第2导电型的第2阱区域(51)；形成于所述第1阱区域的表层的杂质浓度比所述第1阱区域大的第1导电型的低电阻区域(55)；接触在所述第1阱区域的表面上而形成的栅极绝缘膜(32)；以及接触在所述栅极绝缘膜的表面上而形成的栅电极(21)。

公开(公告)号：CN102265404B

公开(公告)日：2014-06-11

申请号：CN200980152025.0

申请日：2009-06-30

Applicant: 三菱电机株式会社

Inventor： 中田修平 ,  渡边昭裕 ,  大塚健一 ,  三浦成久

IPC: H01L29/78 ,  H01L27/04 ,  H01L29/12

CPC classification number: H01L29/66068 ,  H01L29/41758 ,  H01L29/7827

Abstract: 本发明涉及功率用半导体装置的构造，特征在于，以使面积大的P阱区域(41)与栅电极(50)不经由栅极绝缘膜(70)相向的方式，使面积大的P阱区域(41)与栅电极(50)经由厚度比栅极绝缘膜(70)厚的场氧化膜(30)而相向，或者在下部具有面积大的P阱区域(41)的栅极绝缘膜(70)的上部不设置栅电极(50)。

公开(公告)号：CN102859696A

公开(公告)日：2013-01-02

申请号：CN201180020961.3

申请日：2011-04-07

Applicant: 三菱电机株式会社

Inventor： 三浦成久 ,  中田修平 ,  大塚健一 ,  渡边昭裕 ,  渡边宽

IPC: H01L29/12 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L29/0615 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/2003 ,  H01L29/66045 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/781 ,  H01L29/7811

Abstract: 本发明的目的在于提供一种反馈电容小、且开关损耗低的半导体装置。本发明的半导体装置具备：半导体基板（20）；漂移层（21），形成于半导体基板（20）表面上；第1阱区域（41），在漂移层（21）表面形成了多个；源极区域（80），是形成于各第1阱区域（41）表面的区域，将由该区域和漂移层（21）夹住的各第1阱区域（41）表面规定为沟道区域；栅电极（50），从沟道区域上到漂移层（21）上隔着栅极绝缘膜（30）形成；以及第2阱区域（43），在栅电极（50）下的漂移层（21）内部埋设，并且与相互相邻的各第1阱区域（41）的各个连接地形成。

公开(公告)号：CN102334190A

公开(公告)日：2012-01-25

申请号：CN200980157510.7

申请日：2009-04-30

Applicant: 三菱电机株式会社

Inventor： 三浦成久 ,  中田修平 ,  大塚健一 ,  渡边昭裕 ,  油谷直毅

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7811 ,  H01L23/53209 ,  H01L29/0611 ,  H01L29/0615 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/4916 ,  H01L29/4941 ,  H01L29/4975 ,  H01L29/66068 ,  H01L29/7805 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在第一导电类型的半导体基板的第一主面内的单元区域中在表层形成第二导电类型的第一阱。在第一阱内的表层形成第一导电类型的扩散区。在第一阱上形成第一栅极绝缘膜，其上形成第一栅电极。在单元区域的外周部中在第一主面的表层形成第二导电类型的第二阱。在第二阱上形成第二栅极绝缘膜，在其外周侧形成厚的场氧化膜。在栅极绝缘膜和场氧化膜上连续地形成与第一栅电极连接的第二栅电极。在第一、第二阱和扩散区中连接有第一电极。在半导体基板的第二主面形成有第二电极。以在单元区域的外周绕一周的方式在场氧化膜上形成与第二栅电极连接的栅极布线。栅极布线是对第二栅电极的构成物质进行硅化物化而成的。

公开(公告)号：CN105393363B

公开(公告)日：2018-01-02

申请号：CN201480034461.9

申请日：2014-05-02

Applicant: 三菱电机株式会社

Inventor： 海老原洪平 ,  三浦成久 ,  浜田宪治 ,  大久野幸史

IPC: H01L29/861 ,  G03F1/70 ,  H01L21/329 ,  H01L29/06 ,  H01L29/41 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L29/0619 ,  H01L21/0465 ,  H01L21/765 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/872

Abstract: 本发明的目的在于，提供一种具备能够在抑制制造时的抗蚀剂垮塌的同时有效地缓和电场集中的终端区域的半导体器件及其制造方法。本发明的半导体器件具备：形成于由第1导电类型的碳化硅半导体构成的半导体基板的半导体元件(110)；以及在俯视时包围半导体元件(110)而形成于半导体基板(1)的第2导电类型的多个环状区域(2)，多个环状区域(2)中的至少一个具备使该环状区域(2)的在俯视时内侧和外侧的第1导电类型的区域在俯视时相互连通的一个以上的第1导电类型的隔开区域(5)。

公开(公告)号：CN107431091A

公开(公告)日：2017-12-01

申请号：CN201580078411.5

申请日：2015-11-19

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  香川泰宏 ,  菅原胜俊 ,  三浦成久

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

Abstract: 本发明涉及碳化硅半导体装置及其制造方法。第1导电型的漂移层(2)包含碳化硅。第2导电型的主体区域(5)设置在漂移层(2)上。第1导电型的源极区域(3)设置在主体区域(5)上。源极电极(11)连接于源极区域(3)。栅极绝缘膜(9)设置在贯通主体区域(5)和源极区域(3)的沟槽(6)的侧面上和底面上。栅极电极(10)隔着栅极绝缘膜(9)设置在沟槽(6)内。第2导电型的沟槽底面保护层(15)在漂移层(2)内设置在沟槽(6)的底面的下方，电连接于源极电极(11)。沟槽底面保护层(15)具有：高浓度保护层(8)；和设置在高浓度保护层(8)的下方、杂质浓度比高浓度保护层(8)低的第1低浓度保护层(7)。

公开(公告)号：CN105900221A

公开(公告)日：2016-08-24

申请号：CN201580004293.3

申请日：2015-02-06

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  三浦成久

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/063 ,  H01L21/046 ,  H01L21/26506 ,  H01L27/0664 ,  H01L27/0727 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397

Abstract: 本发明提供一种半导体装置，具有在碳化硅半导体区域中形成的IGBT以及FWD，其中，IGBT具备在碳化硅半导体区域的一个主面侧形成的发射极电极、基极区域、发射极区域、在碳化硅半导体区域的一个主面侧形成的集电极区域、集电极电极、与碳化硅半导体区域、发射极区域和基极区域相接的栅极绝缘膜以及与栅极绝缘膜对置的栅电极，FWD具备：基极接触区域，与发射极区域邻接，与发射极电极电连接；以及阴极区域，配设于碳化硅半导体区域的另一个主面侧的上层部，与集电极区域邻接地设置，与集电极电极电连接，IGBT还具备载流子陷阱减少区域，该载流子陷阱减少区域配设于集电极区域的上方的碳化硅半导体区域内的主电流的通电区域，载流子陷阱少于阴极区域的上方的碳化硅半导体区域内的载流子陷阱。

公开(公告)号：CN103125024B

公开(公告)日：2016-04-13

申请号：CN201180046411.9

申请日：2011-04-15

Applicant: 三菱电机株式会社

Inventor： 川上刚史 ,  古川彰彦 ,  三浦成久 ,  香川泰宏 ,  浜田宪治 ,  中木义幸

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872

CPC classification number: H01L29/12 ,  H01L21/0465 ,  H01L21/265 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66128 ,  H01L29/66143 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611 ,  H01L29/872

Abstract: 本发明涉及半导体装置及其制造方法，以与活性区域（2）邻接的方式，形成了由比较低浓度地包含P型杂质的多个P型注入层构成的RESURF层（101）。RESURF层（101）从P型基底（2）侧依次包括以包围P型基底（2）的方式配置的第1RESURF层（11）、第2RESURF层（12）、第3RESURF层（13）、第4RESURF层（14）以及第5RESURF层（15）。第2RESURF层（12）构成为与第1RESURF层（11）相同的注入量的小区域（11'）、和与第3RESURF层（13）相同的注入量的小区域（13'）多重地交替排列。第4RESURF层（14）构成为与第3RESURF层（13）相同的注入量的小区域（13'）、和与第5RESURF层（15）相同的注入量的小区域（15'）多重地交替排列。