-
公开(公告)号：CN102969252B
公开(公告)日：2016-12-21
申请号：CN201210317297.5
申请日：2012-08-31
Applicant: 飞思卡尔半导体公司
IPC: H01L21/60 , H01L21/56 , H01L23/495 , H01L23/31
CPC classification number: H01L21/486 , H01L21/568 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L24/97 , H01L2224/04105 , H01L2224/12105 , H01L2224/97 , H01L2924/01012 , H01L2924/01029 , H01L2924/12042 , H01L2924/181 , H01L2224/19 , H01L2924/00
Abstract: 本发明涉及利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装。提供了一种具有预先形成并放置的穿通通孔的半导体装置封装件以及用于制造该封装件的工艺。一个或更多个信号管道（130、510）被耦接到引线框架（110、520），该引线框架随后被嵌入在包封的半导体装置封装件（500）中。信号管道的自由端被露出而另一端保持耦接到引线框架。然后使用该信号管道作为穿封装件通孔，在封装件的底部和顶部上的互连或接触及该引线之间提供信号承载路径。
-
公开(公告)号：CN102903716B
公开(公告)日：2016-12-21
申请号：CN201210263013.9
申请日：2012-07-27
Applicant: 飞思卡尔半导体公司
Inventor： M·A·斯托金格
CPC classification number: H01L27/0255
Abstract: 示范性实施例涉及组合的输出缓冲器和静电放电二极管器件。一种集成电路ESD保护电路270）形成有包括栅控二极管（271）和输出缓冲器MOSFET（272）的组合器件，其中第一导电类型的体连结指（307）形成在衬底中且利用多个二极管多晶硅指（231、232）与第二导电类型的漏极区域（310）隔离开，多个二极管多晶硅指（231、232）与形成输出缓冲器MOSFET（272）的多个多晶硅栅极指（204、205）交插。
-
公开(公告)号：CN106206327A
公开(公告)日：2016-12-07
申请号：CN201610343920.2
申请日：2016-05-23
Applicant: 飞思卡尔半导体公司
Inventor： 列奥·M·希金斯III , 格伦·G·戴夫斯
IPC: H01L21/48 , H01L21/60 , H01L23/488 , H01L23/49
Abstract: 本发明描述了一种封装半导体装置的方法。该方法包括：将半导体管芯的第一表面附接到载体；在该载体上形成一个或多个第一立柱凸块；使用接合线将该半导体管芯的第二表面上的一个或多个位置电连接到一个或多个第一立柱凸块；将该半导体管芯、该第一立柱凸块和该接合线模制在封装材料中；从该半导体封装的底侧中移除该载体，而暴露该第一立柱凸块的一部分；以及将一个或多个焊料球附接到该第一立柱凸块的该暴露部分。
-
公开(公告)号：CN106169913A
公开(公告)日：2016-11-30
申请号：CN201610305891.0
申请日：2016-05-10
Applicant: 飞思卡尔半导体公司
CPC classification number: H03F1/565 , H01F27/2804 , H01F2027/2809 , H01G4/005 , H01G4/12 , H01G4/30 , H01G4/38 , H01G4/385 , H01G4/40 , H01L23/66 , H01L2223/6611 , H01L2223/6655 , H01L2223/6661 , H01L2224/48091 , H01L2224/4811 , H01L2224/48137 , H01L2224/49175 , H01L2924/00014 , H01L2924/00015 , H03F3/195 , H03F3/213 , H03F2200/222 , H03F2200/451 , H03H7/38 , H05K1/111 , H05K2201/10015 , H05K2201/10022 , H05K2201/1003 , H05K2201/10166 , H01L2224/45099 , H03F1/56 , H03F1/3241 , H03F3/189
Abstract: 装置包括多个陶瓷电容器和电流路径结构。第一陶瓷电容器包括在第一和第二电极之间的第一陶瓷材料。第二陶瓷电容器包括在第三和第四电极之间的第二陶瓷材料。所述第二陶瓷材料具有高于所述第一陶瓷材料的Q。所述电流路径结构包括定位在所述第一和第二陶瓷材料之间的横向导体，以及从所述横向导体的第一和第二端延伸到装置表面的第一和第二垂直导体。所述装置可耦合到封装射频放大器装置的基板，所述封装射频放大器装置还包括晶体管。举例来说，所述装置可形成耦合在所述晶体管的电流载送终端与所述射频放大器装置的输出导线之间的输出阻抗匹配电路的部分。
-
公开(公告)号：CN103460183B
公开(公告)日：2016-11-23
申请号：CN201180069867.7
申请日：2011-03-30
Applicant: 飞思卡尔半导体公司
IPC: G06F9/38
CPC classification number: G06F9/3802 , G06F9/3814 , G06F9/3853
Abstract: 提供了一种用于将提取集合的提前提取控制到可变长度执行集（VLES）处理器架构的解耦先进先出（FIFO）缓冲区内的方法，其中提取集合包括可用于分派到VLES处理器架构内的处理资源的VLES组的至少一部分，包括，对于每个周期，确定来自先前预先提取提取集合的可用于分派的多个VLES；以及如果下面的任何一个或多个被明确肯定，则仅仅请求下一周期中的下一个提取集合的提前提取：可用于分派的VLES组的数目小于预定匮乏阈值；或可用于分派的VLES组的数目表示低于预定上限阈值；或可用于分派的VLES组的数目表示在所述预定匮乏阈值和所述预定上限阈值之间，以及提取集合的提前提取在紧跟先前周期内发生。
-
Patent Agency Ranking
公开(公告)号：CN102467209B
公开(公告)日：2016-11-23
申请号：CN201110335789.2
申请日：2011-10-31
Applicant: 飞思卡尔半导体公司
IPC: G06F1/24
CPC classification number: G06F11/3648 , G06F1/3203 , G06F11/3656
Abstract: 本发明涉及退出低功耗模式时的调试器恢复。设备(100)被配置有允许调试设备的低功耗模式进入和退出的部件，包括：核心逻辑(135)、调试部件(140)和电源管理模块(PMM)(155)。当设备(100)退出其中丢失调试部件(140)的状态的低功耗模式时，PMM(155)防止核心逻辑(135)重新开始处理操作直到调试部件(140)已经被重配置为它们的先前状态。PMM(155)或者将核心逻辑(135)保持于复位状态或者另选地抑制对核心逻辑(135)的供电。调试部件(140)的重配置由所连接的调试器来启动，该调试器能够置位设备(100)内的一个或多个控制和状态(CS)寄存器(150)的值。CS寄存器(150)的值确定PMM(155)何时防止核心逻辑(135)处理重新开始和PMM(155)何时允许核心逻辑(135)处理在设备(100)自低功耗模式返回后重新开始。
-
公开(公告)号：CN106126762A
公开(公告)日：2016-11-16
申请号：CN201510395672.1
申请日：2015-05-07
Applicant: 飞思卡尔半导体公司
IPC: G06F17/50
CPC classification number: H03K19/0013 , H03K3/012 , H03K3/356156 , H03K19/20
Abstract: 本公开涉及基于知晓封装状态的泄漏功耗减少。多模块集成电路(IC)可以被配置在具有被使能或被禁止的不同模块的不同类型的封装中。可被禁止的模块具有被驱动电路，先验地知道被驱动电路具有低功耗输入向量，其将被驱动电路设置为低泄漏功耗状态。该模块还具有驱动电路，该驱动电路具有一个或多个知晓封装单元。该IC具有知晓封装控制器，其产生用于知晓封装单元的控制信号以确保来自知晓封装单元的输出被强制为特定值(即，逻辑-0或逻辑-1)，使得当IC被组装到在其中模块被禁止的封装中时，低功耗输入向量被施加到被驱动电路。用这种方式，对于在其中某些模块被禁止的封装类型，降低了模块泄漏功耗。
-
公开(公告)号：CN106092148A
公开(公告)日：2016-11-09
申请号：CN201510325844.8
申请日：2015-04-29
Applicant: 飞思卡尔半导体公司
IPC: G01D3/028
Abstract: 本公开涉及一种用于测量物体运动的基于计数器的电路。用于测量物体运动的装置具有正交增量式编码器，所述正交增量式编码器用于对应于该物体的增量位移提供编码器脉冲的第一相位和第二相位。根据对位移的感测，第一计数器对编码器脉冲的边沿进行计数。还对时钟脉冲进行计数。在周期性速度处理时刻获取运动数据包括解码器使用时钟脉冲计数调整来自第一计数器的编码器脉冲数据，该时钟脉冲计数是根据编码器脉冲最近边沿的时刻和速度处理时刻之间的时间段的。当解码器获取运动数据时，该时钟脉冲计数通过编码器脉冲的第一相位和第二相位的边沿重置。
-
公开(公告)号：CN103250411B
公开(公告)日：2016-10-19
申请号：CN201080070327.6
申请日：2010-11-25
Applicant: 飞思卡尔半导体公司
IPC: H04N19/149 , H04N19/115 , H04N19/126 , H04N19/187
CPC classification number: H04N19/30 , H04N19/115 , H04N19/126 , H04N19/149 , H04N19/187 , H04N19/36
Abstract: 描述了一种用于可伸缩视频编码系统内的位速率控制的方法（500）。所述方法包括：对于可伸缩编码视频位流内的访问单元，确定可伸缩编码视频位流内的至少一个空间相关层的位预算（525）；以及至少部分地基于所述至少一个空间相关层的所确定的位预算来计算用于编码所述至少一个空间相关层的量化参数（QP）值（530、560）。
-
-
-
-
-
-
-
-
-
Search Results
2276
records
(took 0.049 seconds)
