-
公开(公告)号：CN103488042B
公开(公告)日：2016-08-17
申请号：CN201210365270.3
申请日：2012-09-26
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01J37/3026 , B82Y10/00 , B82Y40/00 , G03F7/70475 , H01J37/3174 , H01J2237/31764 , H01J2237/31771
Abstract: 本发明描述了一种通过电子束光刻系统形成图案的方法。方法包括接收具有多边形和禁止图案的集成电路(IC)设计布局数据，使用电子邻近校正(EPC)技术修改多边形和禁止图案，将修改的多边形条纹化为子区，将条纹化多边形转换为电子束写入格式数据，以及通过电子束写入装置将电子束写入格式的多边形写到衬底上。条纹化修改的多边形包括找到作为参考层的修改的禁止图案，以及缝合修改的多边形以避免缝合修改的禁止图案。本发明还提供了用于高容量电子束光刻的方法。
-
公开(公告)号：CN105319860A
公开(公告)日：2016-02-10
申请号：CN201510193413.0
申请日：2015-04-22
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/2002 , G02B26/06 , G03F7/20 , G03F7/70258 , G03F7/70308 , G03F7/7065
Abstract: 根据一些实施例，本发明提供了一种缓解用于ID图案的缺陷适印性的方法。该方法包括：将掩模加载至光刻系统，掩模包括一维集成电路(IC)图案；利用光刻系统中的光瞳相位调制器来调制从掩模衍射的光的相位；以及利用掩模和光瞳相位调制器，在光刻系统中对目标执行光刻曝光工艺。
-
公开(公告)号：CN104950589A
公开(公告)日：2015-09-30
申请号：CN201510122477.1
申请日：2015-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/70133 , G03F7/701 , G03F7/70141
Abstract: 公开了一种用于调整曝光强度来减少不期望的光刻效果的方法和系统。在一些示例性实施例中，光刻方法包括接收掩模和工件。确定照明图案相对于掩模的定向，以及根据该定向调整照明图案的强度分布。根据照明图案和强度分布将掩模暴露于辐射。利用产生自曝光掩模的辐射来曝光工件。在一些这种实施例中，强度分布包括横跨照明图案的照明的区域变化的强度。本发明还涉及通过调整曝光强度减少极不平衡的方法和系统。
-
公开(公告)号：CN104916530A
公开(公告)日：2015-09-16
申请号：CN201510111358.6
申请日：2015-03-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , G03F7/00
CPC classification number: G03F7/20 , G03F7/40 , H01L21/0332 , H01L21/0337 , H01L21/3081 , H01L21/3086 , H01L21/31058 , H01L21/31138 , H01L21/31144 , H01L21/76816 , H01L29/66795 , H01L21/027
Abstract: 本发明提供一种形成集成电路的图案的方法。该方法包括在衬底上方形成第一层，其中，第一层的蚀刻速率对诸如远紫外(EUV)辐射或电子束(e-束)的辐射敏感。该方法进一步包括：在第一层上方形成光刻胶层，并且使光刻胶层暴露于辐射以用于图案化。在暴露期间，第一层的多个部分响应于其中接收的辐射的能量剂量而改变它们的蚀刻速率。该方法进一步包括：显影光刻胶层，蚀刻第一层，并且蚀刻衬底以形成图案。第一层的辐射敏感性用于减小图案的临界尺寸变化。本发明涉及用于集成电路图案化的方法。
-
公开(公告)号：CN101846885B
公开(公告)日：2012-09-26
申请号：CN200910168480.1
申请日：2009-08-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/70275 , B82Y10/00 , B82Y40/00 , G03F7/70291 , G03F7/70508 , H01J37/3177 , H01J2237/31762
Abstract: 本发明提供一种无掩膜光刻设备及图案化多个基材的方法。此设备包括多个写入腔室，每一写入腔室包括：一晶圆座，用以固持一待写入晶圆；以及一多波束模块，用以提供多道辐射束以对该晶圆进行写入；一接口，可在每一该些写入腔室与一阻剂涂布显影机之间传输该晶圆，以处理该晶圆的一影像层；以及一数据路径，可提供一组电路图案数据给每一该些写入腔室中该多道辐射束中的每一道辐射束。
-
Patent Agency Ranking
公开(公告)号：CN100428055C
公开(公告)日：2008-10-22
申请号：CN200410083999.7
申请日：2004-10-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/14 , G03F7/20 , G03F7/00 , H01L21/027
Abstract: 本发明提供一种光刻制程、掩膜版及其制造方法，该掩膜版可用于光刻制程。其中，掩膜版包括一个透明基板和一个形成有至少一个开口的吸收层。此外，掩膜版还包括一个波长缩短材料层，设置于开口之中。该波长缩短材料层的厚度大约介于吸收层厚度至光刻制程所用光线的波长的10倍之间。此外，掩膜版还可以包括一个减反射涂布层。本发明提供的掩膜版，可以在开口尺寸保持不变的同时降低光的衍射作用，从而提高成像的分辨率。
-
公开(公告)号：CN1971417A
公开(公告)日：2007-05-30
申请号：CN200510113038.0
申请日：2005-10-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种光罩及其制造方法与微影的方法。本发明提供一种光罩，包括一透明基板以及一吸收层，该吸收层紧邻于该透明基板。上述吸收层之中具有数个开口。此光罩还包括一波长缩短材料层，设置于该数个开口之中，其中该波长缩短材料层与该吸收层大体上形成一平坦表面；以及一薄膜，固定在该透明基板附近。
-
公开(公告)号：CN108227396B
公开(公告)日：2020-07-10
申请号：CN201711038936.3
申请日：2017-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 光刻系统包括配置为生成极紫外线(EUV)光的辐射源。光刻系统包括限定集成电路(IC)的一个或多个部件的掩模。光刻系统包括配置为将EUV光引导到掩模上的照射器。掩模将EUV光衍射成0级光和多个更高级光。光刻系统包括配置为固定的晶圆的晶圆台，其中，根据由掩模限定的一个或多个部件来图案化该晶圆。光刻系统包括位于定位在掩模和晶圆台之间的光瞳面中的光瞳相位调制器。光瞳相位调制器配置为改变0级光线的相位。本发明还提供了印刷低图案密度部件的改进极紫外线光刻系统、器件及方法。
-
公开(公告)号：CN104155844B
公开(公告)日：2020-07-07
申请号：CN201310705815.5
申请日：2013-12-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了用于光刻曝光工艺的掩模的一个实施例。该掩模包括：掩模衬底；第一掩模材料层，被图案化以具有限定第一层图案的多个第一开口；以及第二掩模材料层，被图案化以具有限定第二层图案的多个第二开口。本发明还公开了利用单次曝光形成多层图案的具有三种状态的光掩模。
-
公开(公告)号：CN107452602B
公开(公告)日：2020-02-21
申请号：CN201710398746.6
申请日：2017-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033
Abstract: 本发明实施例提供了一种反射掩模的实施例，该反射掩模包括衬底；设置在衬底上的反射多层；设置在反射多层上的抗氧化阻挡层并且抗氧化阻挡层是具有小于氧直径的平均原子间距离的非晶结构；和设置在抗氧化阻挡层上并根据集成电路布局图案化的吸收层。本发明实施例涉及高耐久性极紫外光掩模。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.035 seconds)
