-
公开(公告)号：CN113066750A
公开(公告)日：2021-07-02
申请号：CN202110311352.9
申请日：2021-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/683 , H01L23/31 , H01L25/065 , H01L21/78
Abstract: 本发明实施例是有关于一种半导体装置及其制作方法。一种半导体装置包括第一半导体管芯、第二半导体管芯、绝缘包封体及翘曲控制图案。所述第一半导体管芯包括有源表面及与所述有源表面相对的后表面。所述第二半导体管芯设置在所述第一半导体管芯的所述有源表面上。所述绝缘包封体设置在所述第一半导体管芯的所述有源表面上并侧向包封所述第二半导体管芯。所述翘曲控制图案设置在所述第一半导体管芯的所述后表面上并部分覆盖所述后表面。
-
公开(公告)号：CN110648974B
公开(公告)日：2021-04-27
申请号：CN201910568406.2
申请日：2019-06-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 方法包括在衬底上方的第一氧化物层中形成硅波导段，第一氧化物层设置在衬底上，在第一氧化物层上方形成布线结构，该布线结构包括一个或多个绝缘层以及位于一个或多个绝缘层中的一个或多个导电部件，使布线结构的区域凹进，在布线结构的凹进区域中形成氮化物波导段，其中，氮化物波导段在硅波导段上方延伸，在氮化物波导段上方形成第二氧化物层，以及将半导体管芯附接至布线结构，管芯电连接至导电部件。本发明的实施例还涉及光子器件和形成光子器件方法。
-
公开(公告)号：CN112349682A
公开(公告)日：2021-02-09
申请号：CN202010794352.4
申请日：2020-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L23/31 , H01L21/56 , H01L25/18 , H01L21/60
Abstract: 提供了半导体器件及其制造方法。在实施例中，半导体器件包括：衬底；接合至衬底的第一中介层；接合至衬底的第二中介层；将第一中介层电连接至第二中介层的桥接组件；接合至第一中介层的两个或更多第一管芯；以及接合至第二中介层的两个或更多第二管芯。
-
公开(公告)号：CN110875262A
公开(公告)日：2020-03-10
申请号：CN201910754396.1
申请日：2019-08-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 形成半导体器件的方法包括在衬底的上表面的第一区域中施加粘合材料，其中，施加粘合材料包括：在第一区域的第一位置处施加第一粘合材料；在第一区域的第二位置处施加第二粘合材料，第二粘合材料具有与第一粘合材料不同的材料组分。该方法还包括使用施加在衬底的上表面上的粘合材料将环附接到衬底的上表面，其中，粘合材料在环附接之后位于环和衬底之间。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN110718593A
公开(公告)日：2020-01-21
申请号：CN201910567643.7
申请日：2019-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L31/0203 , H01L31/18 , H01L25/16
Abstract: 本发明的实施例提供了一种半导体结构，包括光子集成电路管芯、电子集成电路管芯、半导体坝和绝缘密封剂。光子集成电路管芯包括光学输入/输出部分和位于光学输入/输出部分附近的凹部，其中凹部适于横向插入至少一个光纤。电子集成电路管芯设置在光子集成电路管芯上方并且电连接至光子集成电路管芯。半导体坝设置在光子集成电路管芯上方。绝缘密封剂设置在光子集成电路管芯上方并且横向封装电子集成电路管芯和半导体坝。本发明的实施例还提供了其他的半导体结构以及形成方法。
-
Patent Agency Ranking
公开(公告)号：CN110112115A
公开(公告)日：2019-08-09
申请号：CN201811476004.1
申请日：2018-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/31 , H01L25/075 , H01L21/56
Abstract: 本发明的实施例提供了一种集成电路封装件及其形成方法。该方法包括将集成电路管芯附接至第一衬底。形成伪管芯。伪管芯附接至第一衬底且与集成电路管芯相邻。在第一衬底上方并且在伪管芯和集成电路管芯周围形成密封剂。平坦化密封剂、伪管芯和集成电路管芯，密封剂的最上表面与伪管芯的最上表面和集成电路管芯的最上表面大致齐平。去除伪管芯的内部部分。伪管芯的剩余部分形成环形结构。
-
公开(公告)号：CN104617043B
公开(公告)日：2019-04-16
申请号：CN201510029812.3
申请日：2007-12-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种元件的制造方法。提供基底，包括多个芯片，芯片间是以切割线区域分隔，其中基底上至少形成一结构层。以黄光光刻和蚀刻工艺移除切割线区域中的部分结构层，形成多个开口。沿着切割线区域切割基底。在另一个实施例中，提供第一基底，其中第一基底上至少形成第一结构层。图形化第一结构层，于第一切割线区域中形成多个第一开口。提供第二基底，其中第二基底上至少形成第二结构层。图形化第二结构层，于第二切割线区域中形成多个第二开口。接合第一基底和第二基底，形成堆叠结构。沿着第一切割线区域和第二切割线区域切割堆叠结构。本发明提出的半导体元件的制造方法可减少切割工艺产生的剥离、崩缺或脱层等问题，改善生产合格率。
-
公开(公告)号：CN104657532B
公开(公告)日：2018-07-27
申请号：CN201410032860.3
申请日：2014-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5077 , G06F17/5009 , G06F17/5081 , G06F2217/02 , G06F2217/06 , G06F2217/08 , G06F2217/38 , G06F2217/40 , H01L24/11 , H01L24/13 , H01L2224/13005 , H01L2224/16227 , H01L2924/15311
Abstract: 本发明公开了半导体器件设计方法和导电凸块图案增强方法。在些实施例中,设计半导体器件的方法包括:设计导电凸块图案设计;以及对导电凸块图案设计执行导电凸块图案增强算法以产生增强的导电凸块图案设计。基于增强的导电凸块图案设计来设计布线图案。对布线图案执行设计规则检查(DRC)程序。
-
公开(公告)号：CN104037136B
公开(公告)日：2017-08-22
申请号：CN201310236871.9
申请日：2013-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/488 , H01L21/50 , H01L21/603
CPC classification number: H01L23/585 , H01L21/50 , H01L23/291 , H01L23/3142 , H01L23/4924 , H01L23/562 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种半导体器件，包括衬底、安装在衬底上的管芯、接合至管芯的加强板和将加强板连接至管芯的粘合层。本发明还公开了一种加强结构以及用于控制安装在衬底上的芯片翘曲的方法。
-
公开(公告)号：CN103579096B
公开(公告)日：2016-04-20
申请号：CN201310294063.8
申请日：2013-07-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L23/5226 , H01L21/76807 , H01L23/147 , H01L23/49827 , H01L23/5223 , H01L23/5227 , H01L2924/0002 , H05K1/0215 , H01L2924/00
Abstract: 本发明公开了半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括在工件上方的第一金属化层中形成第一导电结构，第一导电结构包括具有第一宽度的第一部分和具有第二宽度的第二部分。第二宽度不同于第一宽度。方法包括在与第一金属化层相邻的第二金属化层中形成第二导电结构，并且将第二导电结构的部分连接至第一导电结构的第一部分。
-
-
-
-
-
-
-
-
-
Search Results
178
records
(took 0.039 seconds)
