公开(公告)号：CN118712160A

公开(公告)日：2024-09-27

申请号：CN202410736111.2

申请日：2024-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑嘉仁 ,  许国经

IPC: H01L23/488 ,  H01L21/60

Abstract: 一种半导体结构，包括：导电凸块，设置在衬底和板件之间；隔离构件，设置在板件上方，并且围绕导电凸块和衬底；金属构件，设置在隔离构件和导电凸块之间；以及焊料，设置在衬底和板件之间，并且配置成将金属构件连接至衬底和板件。一种制造半导体结构的方法，包括：在衬底的第一表面上设置第一焊料；通过第一焊料，在衬底的第一表面上方设置金属构件；在板件上设置第二焊料；以及通过第二焊料，将金属构件接合至板件。

公开(公告)号：CN115497882A

公开(公告)日：2022-12-20

申请号：CN202210085386.5

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许宏恩 ,  沈韦廷 ,  许国经

IPC: H01L23/13 ,  H01L23/14 ,  H01L23/31 ,  H01L23/498

Abstract: 本公开实施例提供封装衬底。封装衬底包括具有空腔孔的衬底和位于空腔孔中的半导体组件。半导体组件有第一接线端侧和与第一接线端侧相对的第二接线端侧。封装衬底还包括在空腔衬底的第一接线端侧上的第一重布线结构以电性耦接到半导体组件的第一接线端侧上的第一焊盘和第二焊盘；以及在空腔衬底的第二侧上的第二重布线结构，以电性耦接到半导体组件的第二接线端侧上的第三焊盘和第四焊盘。

公开(公告)号：CN101771012B

公开(公告)日：2016-01-20

申请号：CN200910141836.2

申请日：2009-05-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张宏宾 ,  许国经 ,  陈承先 ,  邱文智 ,  余振华

IPC: H01L23/482 ,  H01L23/488 ,  H01L21/48

CPC classification number: H01L23/481 ,  H01L21/6835 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L2221/6834 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05558 ,  H01L2224/1147 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2224/13099 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置及其制造方法，用于堆叠裸片的隔离结构。该制造方法包括：于一半导体基底中形成硅穿孔，并薄化该半导体基底的背侧以露出硅穿孔。形成一隔离层于半导体基底的背侧与硅穿孔上，并薄化隔离层以重新露出硅穿孔。之后，形成一导电元件于硅穿孔上。本发明中提供的隔离结构，其围绕露出的硅穿孔，因此提供一较大的湿润表面，使焊球和基板之间可形成良好的电性连接。如此一来，可增加焊球的密度。此外，隔离层也可增加接合界面的机械强度。

公开(公告)号：CN103151329A

公开(公告)日：2013-06-12

申请号：CN201210258782.X

申请日：2012-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  吴伟诚 ,  侯上勇 ,  余振华 ,  刘醇鸿 ,  邱志威 ,  许国经

IPC: H01L23/498 ,  H01L21/48

CPC classification number: H01L22/34 ,  G01R31/2884 ,  H01L21/76885 ,  H01L22/32 ,  H01L23/49838 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/02126 ,  H01L2224/0401 ,  H01L2224/05001 ,  H01L2224/0554 ,  H01L2224/10126 ,  H01L2224/13005 ,  H01L2224/16225 ,  H01L2924/12044 ,  H01L2924/15311 ,  H01L2924/00

Abstract: 以上描述的实施例提供用于在封装的集成电路(IC)芯片上方形成金属焊盘上金属凸块和测试焊盘的机制。形成钝化层，以覆盖测试焊盘和可能覆盖金属焊盘的部分。钝化层不覆盖远离测试焊盘区和金属焊盘区的表面。通过钝化层有限地覆盖测试焊盘和金属焊盘的部分减小了在金属焊盘和金属凸块之间形成的UBM层的界面阻抗。这种界面阻抗的减小导致金属凸块的阻抗的减小。本发明还提供了用于封装芯片的钝化层。

公开(公告)号：CN102013421A

公开(公告)日：2011-04-13

申请号：CN201010273532.4

申请日：2010-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄宏麟 ,  萧景文 ,  许国经 ,  陈承先

IPC: H01L23/522

CPC classification number: H01L24/11 ,  H01L23/3157 ,  H01L23/481 ,  H01L24/13 ,  H01L24/81 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/1147 ,  H01L2224/11823 ,  H01L2224/11849 ,  H01L2224/119 ,  H01L2224/11912 ,  H01L2224/13027 ,  H01L2224/13083 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13562 ,  H01L2224/1357 ,  H01L2224/13611 ,  H01L2224/818 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2224/05552

Abstract: 本发明揭示一种集成电路结构，包括：一半导体基底；一基底通孔电极穿过半导体基底；以及一含铜立柱(post)，位于半导体基底上方且电性连接至基底通孔电极。通过形成含铜立柱来取代焊料凸块，可使含铜立柱的厚度获得良好的控制且可低于用于将晶片接合至承载晶片的粘着层可行的厚度。如此一来，晶片的内部结构可获得较佳的保护。

公开(公告)号：CN101414589A

公开(公告)日：2009-04-22

申请号：CN200810170532.4

申请日：2008-10-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志华 ,  陈承先 ,  郭正铮 ,  许国经 ,  卿恺明

IPC: H01L23/482 ,  H01L23/52 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L21/76898 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L2221/6834 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/13009 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2224/05552

Abstract: 本发明涉及一种集成电路及形成该集成电路的方法，包含一基板；一硅贯通电极，延伸入基板中；一硅贯通电极转接垫，与硅贯通电极间隔一距离设置；以及一金属线，位于硅贯通电极上，且与硅贯通电极及一硅贯通电极转接垫电性连接。

公开(公告)号：CN101339910A

公开(公告)日：2009-01-07

申请号：CN200810096240.0

申请日：2008-05-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭祖宽 ,  许国经 ,  李建勋 ,  吴俊毅 ,  梁裕民

IPC: H01L21/50 ,  H01L21/60 ,  H01L21/56 ,  H01L21/78

CPC classification number: H01L23/3178 ,  H01L21/561 ,  H01L23/3114 ,  H01L23/3185 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/13023 ,  H01L2224/16 ,  H01L2224/94 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/10157 ,  H01L2924/14 ,  H01L2224/03 ,  H01L2224/11

Abstract: 本发明公开一种晶片级芯片尺寸封装(wafer－level chip－scale package)的制造方法，包括：形成多个导电柱于一半导体晶片的一第一表面上，该半导体晶片中具有多个裸片；以干蚀刻形成至少一沟槽于该半导体晶片的该第一表面中，其中该沟槽定义至少一分界线于所述多个裸片间；沉积一包覆材料于该第一表面上；穿过该包覆材料切割一凹陷于该沟槽中，其中该切割留下一部分半导体材料于该半导体晶片的一第二面上；以及研磨该第二面以移除该部分半导体材料，并分离所述多个裸片。本发明的优点为借由使用干蚀刻在沟槽中产生较平坦的侧壁，减低了破裂或形成缺口的风险。

公开(公告)号：CN118173533A

公开(公告)日：2024-06-11

申请号：CN202410068332.7

申请日：2024-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许国经 ,  陆湘台 ,  吴冠龙 ,  李雅惠

IPC: H01L23/538 ,  H01L23/498 ,  H01L21/768 ,  H01L21/48

Abstract: 半导体结构包括中介层，其包括集成被动装置；晶粒侧重布线结构；第一中介层上凸块结构；以及第二中介层上凸块结构。第一晶粒侧重布线的布线内连线电性连接集成被动装置中的电性节点至第一中介层上凸块结构。第二晶粒侧重布线的布线内连线提供个别的电性连接于个别成对的第二中介层上凸块结构之间。第一半导体晶粒包括第一与第二晶粒上凸块结构，其经由第一与第二焊料材料部分接合至第一与第二中介层上凸块结构。第一半导体晶粒包括第一金属内连线结构提供电性连接于个别的第一中介层上凸块结构与个别的第二中介层上凸块结构之间。

公开(公告)号：CN110957279B

公开(公告)日：2021-09-14

申请号：CN201910909760.7

申请日：2019-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘浩君 ,  萧景文 ,  许国经 ,  李明机

IPC: H01L23/10 ,  H01L23/485 ,  H01L21/50 ,  H01L21/60

Abstract: 提供了半导体器件及其形成方法。半导体器件包括：管芯结构，包括多个管芯区和多个第一密封环。多个第一密封环中的每一个围绕多个管芯区的相应管芯区。半导体器件还包括围绕多个第一密封环的第二密封环以及接合到管芯结构的多个连接件。多个连接件中的每一个具有细长的平面图形状。多个连接件中的每一个的细长平面图形状的长轴朝向管芯结构的中心定向。

公开(公告)号：CN110957279A

公开(公告)日：2020-04-03

申请号：CN201910909760.7

申请日：2019-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘浩君 ,  萧景文 ,  许国经 ,  李明机

IPC: H01L23/10 ,  H01L23/485 ,  H01L21/50 ,  H01L21/60

Abstract: 提供了半导体器件及其形成方法。半导体器件包括：管芯结构，包括多个管芯区和多个第一密封环。多个第一密封环中的每一个围绕多个管芯区的相应管芯区。半导体器件还包括围绕多个第一密封环的第二密封环以及接合到管芯结构的多个连接件。多个连接件中的每一个具有细长的平面图形状。多个连接件中的每一个的细长平面图形状的长轴朝向管芯结构的中心定向。